数字电子技术及应用（第3版） 课件 第2学习单元

“十二五”职业教育国家规划教材

经全国职业教育教材审定委员会审定王苹主编沈璐曾贵苓徐琬婷梁薇副主编数字电子技术及应用（第2版）（ISBN978-7-121-26517-4）学习单元2

编码、译码、LED显示电路

分析制作与调试

教学导航实训项目374LS00、74LS86

组合逻辑电路设计及逻辑功能分析建议授课天数4实训项目4键控0-9数字显示电路制作与调试

建议学时数24完成项目任务所需知识点1、组合逻辑电路的特点及功能描述方法；2、组合逻辑电路的分析方法与设计方法，包括用通用译码器和数据选择器来设计组合逻辑电路；3、编码器、译码器的逻辑功能、以及真值表的读解，管脚功能；4、其他MSI芯片（加法器、数值比较器、数据选择器）的逻辑功能、真值表的读解，管脚功能；5、LED数码显示器的结构、管脚、工作条件。

知识重点组合逻辑电路的分析、设计方法；常见组合逻辑电路芯片的逻辑功能及使用方法。

知识难点组合逻辑电路设计第一步将实际问题怎么变成真值表；用MSI芯片设计组合逻辑电路的方法。

职业技能训练能根据逻辑电路原理图分析由SSI门

或MSI组成的组合逻辑电路的逻辑功能，能设计制作简单的组合逻辑电路和常用编译码电路并进行调试

能用集成门电路（SSI）及MSI功能芯片设计功能电路能根据设计的原理图选用IC芯片，并能列出材料清单并根据清单备齐所需元器件能根据电路制作与调试需要选用五金工具和焊接工具；能制作短连线并能插接短连线；能对电子元器件引线浸锡能根据设计的原理图进行合理的布线布局，使用焊接工具手工焊接实际电路（电路板）；能正确焊接IC芯片管脚、电源和地线能发现电路制作过程中出现的工艺质量问题；能制定工艺质量控制措施；能编写工作任务报告能协调小组成员之间的分工合作；具有成本意识、质量意识

推荐教学方法从任务出发，通过课堂听讲、小组学习讨论解决任务中出现的问题，利用课外时间上网查找芯片功能表并且读懂功能表、实际电路焊接、功能调试，即“教、学、做”一体，掌握完成任务所需知识点和相应的技能。

2-1概述2-2组合逻辑电路的分析与设计2-3编码器2-4译码器2-5数值比较器2-6数据选择器2-7组合逻辑电路中的竞争冒险2-1组合逻辑电路的概念与特点知识分布网络功能描述方法即时性无记忆无反馈单向传递组合逻辑电路的特点组合逻辑电路的概念与特点组合逻辑电路的概念2-1组合逻辑电路的概念与特点组合逻辑电路的特点组合逻辑电路不包含记忆元件，在任一时刻的输出状态仅取决于该时刻输入变量取值组合，而与电路以前的状态无关。组合逻辑电路中不存在输出端到输入端的反馈通路，信号传递是单向的。组合逻辑电路的一般结构框图2.2组合逻辑电路的分析与设计知识分布网络组合逻辑电路的分析与设计组合逻辑电路的分析组合逻辑电路的设计设计的具体步骤分析的具体步骤2.2.1组合逻辑电路的分析方法组合逻辑电路的分析主要是对给定的组合逻辑电路，写出输出逻辑函数式和真值表，判断出它的逻辑功能。一般分析步骤：（1）根据给出的逻辑电路图，从输入到输出，逐级写出每一级输出对输入变量的逻辑函数式，最后便得到所分析电路的输出逻辑函数；（2）用公式法或卡诺图法把输出逻辑函数式化简到最简；（3）根据化简后的逻辑表达式列出真值表；（4）由真值表和化简的逻辑函数式判断组合电路的逻辑功能，并用相应的文字表达出来。逻辑函数式函数变换和化简真值表功能说明组合逻辑电路2.2.1组合逻辑电路的分析方法（2）对该逻辑表达式进行变换和化简：（3）根据化简后的函数表达式，列出真值表（4）从真值表中可以看出：当A、B、C三个输入一致时（或者全为“0”、或者全为“1”），输出才为“1”，否则输出为“0”。所以，这个组合逻辑电路具有检测“输入不一致”的功能，也称为“不一致电路”。

ABCF00010010010001101000101011001111【例2-1】试分析图所示的单输出组合逻辑电路的功能。解：（1）由G1、G2、G3各个门电路的输入输出关系，推出整个电路的表达式：

真值表2.2.1组合逻辑电路的分析方法【例2-2】试分析图所示的输出组合逻辑电路的功能解：（1）由G1、G2、G3、G4、G5各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：（2）对该逻辑表达式进行变换和化简：2.2.1组合逻辑电路的分析方法【例2-2】试分析图2-3所示的组合逻辑电路的功能解：（3）根据化简后的函数表达式，列出真值表。ABSC0000011010101101半加器真值表（4）若设A、B各为一位二进制加数，则从真值表中可以看出，S为两加数相加后的本位和、C为两加数相加后的进位值。由此可见，这个组合逻辑电路实现了加法器的功能。2.2.1组合逻辑电路的分析方法半加器（Half-Adder）：不计低位来的进位的加法器。半加器是运算器的基本单元电路逻辑符号ABSC0000011010101101半加器真值表半加器的输出函数式2.2.2组合逻辑电路的设计方法组合逻辑电路的设计就是根据给定的实际逻辑问题，设计出能实现该逻辑要求的最佳逻辑电路（可以用集成门电路来实现，也可用中规模集成组合逻辑芯片来实现）。组合逻辑电路的设计步骤2.2.2组合逻辑电路的设计方法【例2-3】三人按少数服从多数原则对某事进行表决，但其中一人有决定权，即只要他同意，不论同意者是否达到多数，表决将通过。试用“与非”门设计该表决器。解：（1）由题意可知，该表决器有三个输入变量和一个输出变量。设A、B、C为输入变量（设“1”表示同意，“0”表示不同意），且A为有决定权的变量，F为输出变量（设“1”表示通过，“0”表示不通过）。列出表决器的真值表。（2）由真值表写出逻辑表达式（标准与-或式）为ABCF000000100100011110011011110111112.2.2组合逻辑电路的设计方法【例2-3】三人按少数服从多数原则对某事进行表决，但其中一人有决定权，即只要他同意，不论同意者是否达到多数，表决将通过。试用“与非”门设计该表决器。解：（3）用卡诺图化简，如图（a）所示，也可用公式法化简。得到最简“与-或”表达式为F=A+BC（4）因为选用与非门芯片，所以需将与-或表达式转换成与非-与非式，利用还原律和摩根定理，将输出函数式变换为（5）根据逻辑表达式画出如图（b）所示的逻辑电路。2.2.2组合逻辑电路的设计方法【例2-4】某工厂有三个用电量各为10千瓦的车间和20千瓦、10千瓦两台自备发电机，若只有一个车间开工，小发电机便可以满足供电要求；若两个车间同时开工，大发电机可满足供电要求；若三个车间同时开工，需大、小发电机同时启动才能满足供电要求。试（1）用与非门设计一个控制器，以实现对两个发电机启动的控制。（2）用异或门和与非门设计一个控制器，以实现对两个发电机启动的控制。解：（1）由题意可知，该控制器有三个输入变量和两个输出变量。设A、B、C为三个车间开工情况输入变量（设“1”表示开工，“0”表示关闭），X、Y分别代表20千瓦、10千瓦自备发电机的工作情况（设“1”表示发电，“0”表示不发电）。列出该控制器的真值表。（2）由真值表写出逻辑表达式，并进行卡诺图化简（如图（a）所示），得最简式为2.2.2组合逻辑电路的设计方法输入变量输出变量ABCXY0000000101010010111010001101101101011111例2-4真值表（2）由真值表写出逻辑表达式，并进行卡诺图化简（如图（a）所示），得最简式为2.2.2组合逻辑电路的设计方法（3）将表达式转换成用“与非”形式：（4）根据逻辑表达式画出如图（b）所示的逻辑电路（用与非门实现）。2.2.2组合逻辑电路的设计方法（5）用异或门和与非门设计，则需将输出函数式作如下变换：（6）根据变换后的函数式画出如图（c）所示逻辑电路。2.2.2组合逻辑电路的设计方法全加器（Full-Adder）：考虑低位来的进位的加法器。逻辑电路与符号全加器的输出函数式2.2.2组合逻辑电路的设计方法一位全加器的真值表输入输出被加数加数来自低位的进位和向高位的进位AiBiCi-1SiCi00000001100101001101100101010111001111112.2.2组合逻辑电路的设计方法

n位二进制串行进位加法器

将n个全加器按上图连接起来，其中A1An，B1Bn分别为n位被加数和加数，S1Sn为n位和。各位串行连接形成进位链。在相加的过程中，低位产生的进位逐位传送到高位。缺点：n位串行进位加法器的速度较慢2.2.2组合逻辑电路的设计方法

n位二进制超前进位加法器

集成四位超前进位全加器74LS283

为四位被加数，为四位加数，为四位和输出，为向高位片的进位，为低位片送来的进位，和一般用于多位扩展用。2.2.2组合逻辑电路的设计方法

n位二进制超前进位加法器

集成四位超前进位全加器74LS283扩展为八位二进制加法器

2.2.2组合逻辑电路的设计方法

4位二进制超前进位加法器

74LS283的应用【例2-5】试用74LS283设计一个代码转换电路，将8421BCD码转换为余3码。

解：由学习单元1中的表1-2可知，对应于同一十进制数，余3码总比8421BCD码多0011，则只要将8421BCD码加上0011（十进制3）即可实现向余3码的转换。用一片74LS283即可实现，电路如图所示。其中，8421BCD码DCBA由A4A3A2A1输入，而B4B3B2B1=0011，则由输出端得到余3码Y3Y2Y1Y0输出。

2.3编码器知识分布网络编码器二进制编码器二进制优先编码器优先编码器功能特点一般编码器功能特点BCD优先编码器2.3编码器编码：在数字系统中，用二进制数码表示特定信息的过程称为编码。编码器：具有编码功能的逻辑电路称为编码器。编码器种类：主要有二进制编码器、二–十进制编码器和优先编码器等。编码器电路特点：多输入多输出电路，输入的是要求编码的电位信息，输出是与之对应的一组二进制数码。输入端每次只能有一个有效的输入电平（高电平或低电平），即只能有一个信息要求编码。输入端的个数m和输出端的个数（代码的位数）n之间的关系是m≤2n。2.3.1二进制编码器二进制编码器：用n位二进制代码对2n个信号进行编码的电路。

I0I1I2I3I4I5I6I7Y2Y1Y0100000000000010000000010010000001000010000011000010001000000010010100000010110000000011118线–3线编码器功能表该编码器有8个要求编码的信息（8个输入信号），用I0、I1、…、I7表示，高电平有效，输出3位二进制代码，用Y2、Y1、Y0表示

2.3.1二进制编码器3位二进制编码器（8线–3线编码器）输出函数式为（按“1”写函数式）：3位二进制编码器逻辑电路图2.3.2优先编码器普通编码器要求输入信号中只能有一个信号是有效电平（高电平或低电平），其余信号必须是无效电平，即输入是互相排斥的，否则就会出现混乱。优先编码器的各个输入端不是互相排斥的，即允许输入端有多个有效信号。优先编码器对所有输入端预设了优先级别，当输入中出现两位以上的有效信号时，其中优先级高的输入起作用，其余输入被忽略。2.3.2优先编码器二进制优先编码器74LS148选通控制端，或称允许编码输入端，低电平有效，当为0时，编码器正常工作；当为1时则不编码，所有输出均为高电平。~要求编码的8个输入信号，低电平有效，的优先级最高，的优先级最低。

~三位编码输出端，非号表示输出为对应下角号码二进制编码的反码。引脚排列及引脚功能2.3.2优先编码器二进制优先编码器74LS148引脚排列及引脚功能允许输出端，高电平有效，当为0且无信号输入（即输入端没有一个要求编码）时，=0，=1表示输入端有有效输入，输出为有效码。为编码群输出端，低电平有效，当时，表示输出为有效码；当时表示输出为无效码。2.3.2优先编码器二进制优先编码器74LS14874LS148的逻辑功能表2.3.2优先编码器二–十进制（BCD）优先编码器

74LS147二–十进制编码器（BCD编码器）是专门用来对输入的十进制数0~9进行编码，输出为十进制数字相应的BCD码。~四位编码输出端，非号表示输出是十进制数的8421BCD码的反码，

~要求编码的9个输入信号，低电平有效，分别对应表示十进制数9~1。的优先级最高，的优先级最低。输入全为高电平（即无输入信号）时，对十进制数0进行编码，输出2.3.2优先编码器二–十进制（BCD）优先编码器

74LS14774LS147的逻辑功能表××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×011111111101011111111111011111111111112.4译码器知识分布网络译码器二进制译码器的功能二－十进制译码器LED数码显示器应用用作数据分配器实现组合逻辑电路数码显示译码器种类七段显示译码器2.4译码器译码：译码是编码的逆过程，将二进制代码还原成特定信息的过程，称为译码。

译码器：具有译码功能的逻辑电路称为译码器。译码器种类：有二进制译码器、二－十进制（BCD）译码器和数码显示译码器三种。译码器电路特点：多输入多输出电路，输入的是n位二进制代码，输出是与之对应的电位信息。输出端每次只能有一个有效的输出电平（高电平或低电平）。输出端的个数m和输入端的个数（代码的位数）n之间的关系是m≤2n。2.4.1二进制译码器二进制译码器输入的是表示某种信息的二进制代码，对于任何一组输入代码取值，多个输出中只有唯一的一个呈现有效电平，其余的输出都是无效的，以此表示翻译出来的不同信息。若定义“0”是有效电平，则“1”是无效电平，反之亦然。若输入n位二进制代码，则输出有2n个。

集成二进制译码器74LS138的引脚排列集成3-8线译码器74LS138引脚排列和逻辑符号图输出端，低电平有效输入使能端高电平有效低电平有效3位代码输入端2.4.1二进制译码器

集成二进制译码器74LS138的真值表2.4.1二进制译码器

集成二进制译码器74LS138的输出函数式当输入使能端均为有效电平时，即有：当译码器工作时，其输出分别是输入代码对应最小项的非。即i是对应二进制代码所转换的十进制数。

2.4.1二进制译码器

集成二进制译码器74LS138的逻辑电路图2.4.1二进制译码器

集成二进制译码器74LS138的容量扩展利用芯片的使能控制端实现译码器的容量扩展，低3位代码输入A2~A1分别接（Ⅰ）、（Ⅱ）芯片的代码输入端，最高位代码A3分别控制（Ⅰ）、（Ⅱ）芯片的输入使能端，A3接（Ⅱ）芯片的S1和（Ⅰ）芯片的2.4.2二－十进制（BCD）译码器序号A3A2A1A0Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9000001000000000100010100000000200100010000000300110001000000401000000100000501010000010000601100000001000701110000000100810000000000010910010000000001伪码1010000000000010110000000000110000000000001101000000000011100000000000111100000000008421BCD译码器真值表2.4.3数码显示译码器LED数码显示器LED数码显示器又称为LED数码管，它是由七个发光二极管按一定的方式连接起来，每一段为一个发光二极管，分别为a、b、c、d、e、f、g。根据需要，让其中的某些段发光，即可显示数字0~9。

七段LED数码管的七段及显示的数字图形2.4.3数码显示译码器LED数码显示器若显示器为共阴极连接，则对应阳极接高电平的字段发光，则共阴数码管要用输出高电平有效的显示译码器来驱动；而显示器为共阳极连接时，则对应阴极接低电平的字段发光，共阳数码管要用输出低电平有效的显示译码器来驱动。2.4.3数码显示译码器七段显示译码器74LS47逻辑符号8421BCD码输入端

输出驱动共阳数码管的信号，输出的有效电平是低电平。灯测试输入端，低电平有效灭零输入端，低电平有效灭零输出端，低电平有效消隐输入端，低电平有效共用一个引线端74LS47功能表2.4.3数码显示译码器74LS47译码驱动显示电路的连接实例LED七段显示器和译码驱动电路的连接实例2.4.4译码器的应用实现组合逻辑电路一个n变量的二进制译码器共有2n个输出，而每一个输出代表输入变量的一个相应的最小项。对于输出低电平有效的译码器，它的输出都是对应输入代码最小项的非，即对于输出高电平有效，则译码器的输出为任何逻辑函数都可以表示成最小项之和的形式利用译码器和逻辑门电路，就可以实现任何组合逻辑函数。使用中规模集成译码器芯片实现逻辑函数时，必须选择译码器的地址输入端数大于等于逻辑函数的输入变量数。2.4.4译码器的应用【例2-6】用3-8线译码器74LS138实现逻辑函数：解（1）首先将逻辑函数写成最小项表达式：（2）74LS138的输出为：（3）从译码器对应输出端引出，再送入与非门，与非门的输出就是所要实现的函数。2.4.4译码器的应用【例2-6】用3-8线译码器74LS138实现逻辑函数：解：对于Z2，但是如果将输入变量C设置为高电平1，则

电路2.4.4译码器的应用用译码器构成数据分配器数据分配器的功能：在地址码控制下将总线上的数据按要求分配到对应的输出通道（目的地）。用译码器构成数据分配器当A2A1A0=010

则：2.5数值比较器知识分布网络2.5数值比较器一位数值比较器输入输出ABY

A＞BYA＜BYA＝B00001010101010011001一位数值比较器真值表一位数值比较器输出函数式：电路2.5数值比较器四位集成数值比较器74LS85级联输入端，用于级联扩展比较结果输出端四位二进制数A

、B输入端74LS85引脚排列和逻辑符号2.5数值比较器四位集成数值比较器74LS85输入级联输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3>B3××××××100A3=B3A2>B2×××××100A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1=B1A0>B0×××100A3<B3××××××010A3=B3A2<B2×××××010A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0×01001A3=B3A2=B2A1=B1A0=B0×10010A3=B3A2=B2A1=B1A0=B0100100四位数值比较器74LS85真值表2.5数值比较器数值比较器的扩展

多位二进制数码的比较是逐位进行的，必须从最高位开始比较，如果最高位相等，则继续比较次高位，依次类推；当高位已比较出大小，则次高位等不再需要比较。高四位分别相等时，低四位的比较结果决定整个比较结果。将低位的FA＞B、FA＜B和FA＝B分别接高位相应的级联输入端IA＞B、IA＜B、IA＝B

。2.6数据选择器2.6数据选择器数据选择器的功能与电路在地址码电位的控制下，数据选择器从多个数据输入中选择一路输出，功能类似一个单刀多掷开关。功能示意图数据选择器（MUX）是一个多输入单输出的组合逻辑电路，输入端有：m个地址输入端和n个数据输入端，

n=m2。

2.6数据选择器4选1数据选择器的真值表输入输出说明A1A0D3D2D1D0Y1××××××0不工作000×××00选择D011001××0×0选择D111010×0××0选择D2110110×××0选择D3112.6数据选择器4选1数据选择器逻辑电路、逻辑符号和输出函数式2.6数据选择器8选1数据选择器74LS151引脚排列和逻辑符号互补输出端2.6数据选择器8选1数据选择器74LS151真值表2.6数据选择器8选1数据选择器74LS151容量扩展两片74LS151实现16选1数据选择器2.6数据选择器用数据选择器实现组合逻辑函数

数据选择器的输出表达式为

n为地址码的个数，mi

是输入地址变量最小项的编号，i为对应地址码所转换的十进制数。输出表达式基本上与逻辑函数的最小项表示式一致，只是多了一个因子

方法：一般是将数据选择器的地址输入端用作逻辑函数的变量输入，在逻辑函数式中出现的最小项，则其对应的数据输入端函数式中没有出现的最小项，则其对应的数据输入端2.6数据选择器用数据选择器实现组合逻辑函数

【例2-7】用8选1数据选择器74LS151实现逻辑函数解：将待实现的逻辑函数写成最小项之和的形式：而8选1数据选择器74LS151的输出表达式为：2.6数据选择器

用数据选择器实现组合逻辑函数

【例2-7】用8选1数据选择