第三章逻辑门电路三

第三章逻辑门电路2024/4/2123.8MOS电路2024/4/213

BJT是一种电流控制元件(iB~iC)，工作时，两种少数载流子都参与运行，所以被称为双极型器件。增强型耗尽型N沟道P沟道N沟道P沟道N沟道P沟道FET分类：

金属-氧化物-半导体场效应管结型场效应管

场效应管（FieldEffectTransistor简称FET）是一种电压控制器件(uGS~iD)，工作时，只有一种载流子参与导电，因此它是单极型器件。

FET因其制造工艺简单，功耗小，温度特性好，输入电阻高等优点，得到了广泛应用。场效应管（FET）Metal-Oxide-SemiconductortypeFETJunctiontypeFET2024/4/214N沟道结型场效应管的结构示意图耗尽层2024/4/215结型场效应管的结构和符号2024/4/216uGS(off)<uGS<0且uDS>0的情况2024/4/217场效应管的输出特性2024/4/218金属-氧化物-半导体(MetalOxide

SemiconductorFET)，简称MOSFET。分为：

增强型

N沟道、P沟道耗尽型N沟道、P沟道

N沟道增强型MOS管结构

4个电极：漏极D，源极S，栅极G和衬底B。符号：金属-氧化物-半导体场效应管

（绝缘栅型场效应器件）2024/4/219以一块杂质浓度较低P型硅片作衬底，在其中扩散两个N+区作为电极，形成源极（Source，简称：S）和漏极（Drain，简称：D）。半导体表面覆盖SiO2绝缘层。在D、S之间的SiO2绝缘层上做一层金属铝，形成栅极（Gate，简称：G）。AlN沟道增强型MOS管结构示意图及符号2024/4/2110P沟道增强型MOS管结构示意图及符号2024/4/2111工作原理当uGS=0V时，漏源之间相当两个背靠背的二极管，在d、s之间加上电压也不会形成电流，即管子截止。栅源电压uGS的控制作用当uGS＞0V时，纵向电场将靠近栅极下方的空穴向下排斥，耗尽层增加，uGS纵向电场加大将P区的少子（空穴）推离表面，形成导电沟道，如果此时加有漏源电压，就可以形成漏极电流id。2024/4/2112

G、S间无电压（VGS=0）由于S、D之间有两个背向的PN结，不存在导电沟道

D、S短路，G、S上加正向电压（VDS=0;VGS>0）由于绝缘层的存在，G、P没有电流，栅极与P型衬底之间象一个平行板电容器AlPN结AlVGSPN结N沟道增强型MOS管工作原理2024/4/2113

D、S短路，G、S上加正向电压(VDS=0;VGS>0)栅极与P型衬底之间象一个平行板电容器绝缘层两边，栅极感应正电荷，P型一边感应负电荷负电荷一开始会与P型中的空穴中和，所以当VGS较小时，在P区靠近绝缘层附近形成一个中性的薄型区域，但无法形成电流通道当VGS>VGS（th）时，除了中和外，负电荷在靠近绝缘层处形成一个N型薄层，即反型层。VGS(th)：开启电压反型层成为D、S间的导电沟道，并受VGS控制AlVGSPN结导电沟道的形成2024/4/2114可变电阻区（非饱和区）

当VDS较小时，满足：VDS<(VGS-VGS(th))，iDS

随VDS线性上升，且VGS越大，曲线越陡

恒流区（饱和区）

VDS继续加大，当满足：VDS

（VGS-VGS(th))，漏极附近的沟道被夹断，iDS饱和，随VDS变化很小

截止区（夹断区）当VGS

<VGS(th)时，导电沟道没有形成，iDS=0，为截止区N沟道增强型MOS管的特性曲线2024/4/2115特点：

当uGS=0时，就有沟道，加入uDS，就有iD

当uGS＞0时，沟道增宽，iD进一步增加

当uGS＜0时，沟道变窄，iD减小

在栅极下方的SiO2层中掺入了大量的金属正离子。所以当uGS=0时，这些正离子已经感应出反型层，形成了沟道。

定义：夹断电压（UP）——沟道刚刚消失所需的栅源电压uGSN沟道耗尽型MOSFET2024/4/2116耗尽型MOS管结构示意图及符号2024/4/2117CMOS逻辑门电路:

由N沟道MOS和P沟道MOS互补而成，称为互补对称式金属-氧化物-半导体电路（ComplementaryMetal-Oxide-Semiconductor，简称CMOS）。其特点为：

电流小，输入电阻高，功耗低

集成度高

虽然早期速度慢，在现代工艺下速度已经很快

目前为主流的逻辑集成电路CMOS系列逻辑器件2024/4/2118CMOS反相器2024/4/2119逻辑关系：（设VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）当VI=0V时，TN截止，TP导通。输出VO≈VDD（2）当VI=VDD时，TN导通，TP截止，输出VO≈0VCMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成——互补对称式金属-氧化物-半导体电路，简称CMOS电路CMOS反相器（非门）2024/4/2120

对于N沟道，VGSN=VI=VDD

，VDSN=VO

当VGSN>VGS(th)后，IDN开始增大当Vo=VDSN>VGSN-VGS(th)时，ID保持预夹断状态，恒流区，可以很快将VO电平拉下来。

对于P沟道，VGSP=0，VDSP

=VO-VDD

ID0，TP截止，停止对VO的高电平输出支持TN导通，TP截止，VDD到GND之间的电流ID趋近于零。

低电平输出（VO≈0V，ID≈

0A）VI=VDD，高电平输入

2024/4/2121

对于N沟道，VGSN=VI=0，VDSN=VOID

0，TN截止

对于P沟道，VGSP=-VDD,VDSP=VO-VDD当VO≠VDD时VDSP≠0，VO和VDD之间保持一个电流通道，使得VO快速趋近VDD此时TN截止，TP导通，两个管子之间的电流ID很小，趋近于零

高电平输出（VO≈VDD，ID≈0）VI=0，低电平输入2024/4/2122CMOS电路技术参数2024/4/2123

当VI＜1V，TN截止，TP导通，Vo≈VDD=5V阈值电压：Vth=VDD/2（设:VDD=5V，VGS(th)N=|VGS(th)P|=1V）

当1V＜VI＜2.5V，TN工作在饱和区，TP工作在可变电阻区。

当VI=2.5V，两管都工作在饱和区，电路处在转换状态。

当2.5V＜VI＜4V，TP工作在饱和区，TN工作在可变电阻区。

当VI＞4V，TP截止，TN导通，Vo≈0V。电压传输特性

P1VT1OHPP(V)和在可变电阻区TTN0NNP截止TT(V)iT在可变电阻区N353TT在饱和区在饱和区4均在饱和区截止42Vo250LVV2024/4/2124漏极电流ID随输入电压的变化曲线

TN截止，TP导通，ID≈0

TN饱和，TP在可变电阻区，

ID逐步增大

TN、TP均饱和，

ID在Vi=0.5VDD最大

TP饱和，TN在可变电阻区，ID逐步减小

TP截止，TN导通,ID≈0GSSDDiDiDVi电流传输特性（VI―ID）

P1VT1OHPP(V)和在可变电阻区TTN0NNP截止TT(V)iT在可变电阻区N353TT在饱和区在饱和区4均在饱和区截止42Vo250LVV2024/4/2125工作速度由于CMOS门电路工作时有且仅有一个管子导通，所以当带电容负载时，给负载电容充电和放电都比较快（推拉式输出）。2024/4/2126

两管同时导通时的瞬间大电流产生的瞬时功耗（PT）

对负载电容充放电产生的功耗（PC）CMOS电路静态时漏极电流iD极小，所以静态功耗很小几乎可以忽略，主要关心其动态功耗。动态功耗主要有两部分组成：PT

：电流平均值：对一个数字脉冲，有：PT=VDDITAVPT与输入信号重复频率（f）、上升时间、下降时间有关：频率越高，功耗越大VDD越高，PT也越大功耗GSSDDiD2024/4/2127输出高电平低电平，负载电容CL经TN放电，电流为iN输出低电平高电平，VDD经TP对负载电容CL充电，电流为iP平均功率：PC:其中：f

为输入信号的重复频率总的动态功耗为：

Pactive=PT+PC2024/4/2128例：CMOS实际器件的功耗OnSemiconductor公司的改进型高速CMOS器件MC74VHC04包含6个CMOS反相器，芯片工作电压VDD=5.0V，静态电流IDD=2.0μA（指芯片总电流）。假设只有一个门输入理想方波信号，重复频率f=10MHz，其负载电容CL＝18pF，其它门静止。求芯片的总功耗（忽略动态功耗中因CMOS两管同时导通时的瞬间大电流产生的瞬时功耗）解： 静态功耗：

PD=IDD×VDD＝2.0×10-6A×5V=0.01mW

动态功耗：忽略CMOS两管同时导通时的瞬间大电流产生的瞬时功耗，只考虑对负载电容充放电的功耗：

PC＝CL×f×VDD2=18×10-12F×10×106Hz×52V=4.5mW

总功耗：PTOTAL=PC＋PD=4.51mWPC=450PD2024/4/2129

静态功耗极低总有一个管子截止，电流极小，只有饱和区出现大尖峰电流。

抗干扰能力强

Vth=0.5

VDD，过渡过程快（曲线变化陡峭）。噪声容限：高低电平均相同。

电源利用率高

VOH=VDD（相比TTL电路的VOH=VDD-1.4=3.6V）

输入阻抗高，输出阻抗低，负载能力强栅极输入阻抗：101015欧姆CMOS电路特点2024/4/2130其它CMOS门电路（与非门）n个输入端的与非门由n个NMOS管串联和n个PMOS管并联。2024/4/2131其它CMOS门电路（或非门）n个输入端的或非门由n个NMOS管并联和n个PMOS管串联。2024/4/2132与非门和或非门电路比较从以上分析可以看出，当输入的数目增多时，串联的管子也会增多，这些管子的串联会导致导通电阻增加，从而使与非门的低电平抬高，或非门的高电平降低。所以一般CMOS门电路的输入端个数不宜过多。解决办法，在输出端增加反相器作为缓冲，稳定输出电平。2024/4/2133CMOS保护和缓冲电路CMOS的栅极很薄，大约在0.1微米，并且输入阻抗很高，约为1012欧姆以上。如果没有保护电路，即使只有很小的静电荷也会在栅极堆积，从而产生很大的栅极电压，造成栅极的击穿。所以在使用CMOS器件的时候要特别注意静电的防护，最好不要直接用手触摸元器件或者电路板。2024/4/2134其它的CMOS门电路（异或门）P90后级为与或非门，经过逻辑变换，可得：由两级组成，前级为或非门，输出为2024/4/2135其它的CMOS门电路

——OD门工作原理和TTL的OC门类似2024/4/2136其它的CMOS门电路

——三态门

当/EN=1时，TP2和TN2同时截止，输出为高阻状态

当/EN=0时，TP2和TN2同时导通，为正常的非门，输出为：

所以这是一个低电平有效的三态门2024/4/2137CMOS传输门工作原理：（设两管的开启电压VTN=|VTP|=2V）（1）当C接高电平+5V，接低电平-5V时，若Vi在-5V～+5V的范围变化，MOS管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi（2）当C接低电平-5V，接高电平+5V

，Vi在-5V～+5V的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开VVCC+5V-5V

TNTPi/Voo/Vi2024/4/2138传输门工作原理VVCC+5V0V

TNTPi/Voo/Vi当输入电压Vi变化时，相当于栅极电压发生变化。Vi的变化会导致上下两个管子的栅源极电压发生对称变化，导致一个管子的电阻变大另一个管子电阻变小，两者电阻之和基本保持不变。从而在Vi范围之内传输门大致等效成一个恒定阻值的电阻。2024/4/21391．CMOS逻辑门电路的系列

基本的CMOS——4000系列

ACT(input:TTL)

高速的CMOS——HC系列

FCT(input:TTL)

与TTL兼容的高速CMOS——HCT系列

VHCT(TTL)2．CMOS逻辑门电路主要参数的特点

VOH（min）>0.9VDD；VOL（max）<0.01VDD

CMOS门电路的逻辑摆幅（即高低电平之差）较大

阈值电压Vth约为VDD/2

CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD

因此其高、低电平噪声容限均达0.45VDD

CMOS电路的静态功耗很小，一般小于1mW/门

因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50以上CMOS逻辑门电路的系列及主要参数2024/4/21403.9各种门电路之间的接口问题2024/4/2141

两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：

驱动门的VOH（min）≥负载门的VIH（min）驱动门的VOL（max）≤负载门的VIL（max）驱动门的IOH（max）≥负载门的IIH（总）驱动门的IOL（max）≥负载门的IIL（总）2024/4/2142

CMOS

TTL

当前的主流CMOS芯片都与TTL兼容。

ECL

TTL,COMS

ECL―TTL:

5V:MC10125,MC10124

LVECL―LVTTL:3.3V:MC100EPT25,MC100EPT24

PECL―TTL:

5V:MC10/100ELT21,MC10/100ELT20

LVPECL―TTL:3.3V:MC100EPT23,MC10/100EPT20

PECL―ECL:

5V:MC100EL91,MC100EL90

LVPECL―LVECL：3.3V:MC100LVEL91,MC100LVEL90不同数字逻辑电路之间的电平匹配OnSemiconductorLV=LowVoltage2024/4/2143（1）对于电流较小、电平能够匹配的负载可以直接驱动：TTL和CMOS电路带负载时的接口问题P122机电性负载接口：用TTL门电路驱动5V小电流继电器2024/4/2144（2）带大电流负载

可将同一芯片上的多个门并联作为驱动器（不常用）

在门电路输出端接三极管/达林顿管，以提高负载能力

选用大电流输出的驱动器芯片（12

64mA)(74F244)TTL和CMOS电路带负载时的接口问题2024/4/2145驱动发光二极管（LED，点亮电流约为3mA）需要在电路中串接一个约几百W的限流电阻。

限流电阻值的选取：(i)

门输入低，LED亮例：直接驱动显示器件P121(ii)

门输入高，LED亮

VF：二极管压降；ID：二极管工作电流，有一定范围。

VOH、VOL：门电路输出高、低电平电压，常取典型值。输入信号LEDR(a)输入信号LEDRVCC(b)TTL,CMOSTTL,CMOS2024/4/2146抗干扰措施多余输入端的处理措施去耦合滤波器接地和安装工艺2024/4/2147原则：不改变电路工作状态和稳定可靠性。

对于与非门及与门，多余输入端应接电源VCC，或通过不用的门电路所产生高电平与其相连。

对于或非门及或门，多余输入端应接低电平，比如通过电阻接地或者直接接地。多余输入端的处理措施一般建议通过1~5KΩ电阻与VCC或者GND连接，方便以后再做调整（A）（B）2024/4/2148

电源是非理想的，存在着输出阻抗

电源连线是非理想的，存在等效阻抗（电感）

数字信号的上升和下降沿引起较大的脉冲电流或尖峰电流，在上述阻抗上产生噪声电压

用旁路电容解决

10100F与0.1F电容跨接电源和地之间

每个芯片的电源和地线管脚之间并接一个0.01-0.1F的电容去耦合滤波器——旁路bypass电容2024/4/2149

完整的电源平面

完整的地平面

模拟、数字地面的分隔电源与接地2024/4/2150

双极型：TTL

速度：C/I（器件电容/工作电流）

速度―功耗乘积限制提高速度方法：减少电容和增大电流，矛盾！

电流驱动型，静态也有电流

速度―功耗限制

速度―密度限制

只能是高速，小规模集成电路

单极型：CMOS

速度：R,C（沟道电阻，电容）

尺度特性：减少尺寸

R,C同时按比

例减少，电路特性不变。集成度提高很快

电压驱动型，静态功耗极小

高速，大规模集成电路，当前的数字集成电路的主流。沟道电流I++++++------N型P型++--++--R+PN结双极型―单极型对比2024/4/2151电路中逻辑符号问题数字电路中一般用“电路连线符号o”，信号前面加小写“n、#、/”，或者上划线的方式表示一个信号为“0”有效，或者负有效。负有效符号的互换性2024/4/2152

TTL

第一代成熟的工业产品

中小规模集成电路

双极型晶体管

饱和电路

中速（几ns

几十ns）

中功耗（静+动）

集成度不高

高输入阻抗

“图腾”柱输出

OC、三态CMOS

目前主流的数字集成电路

小超大规模