微机原理及应用-课件

第2章IA－32结构微处理器及其结构2.1微处理器的主要性能指标2.28086/80882.380186/801882.4802862.5803862.6804862.7Pentium和PentiumPro2.8PentiumⅡ，PentiumⅢ及Pentium41第2章IA－32结构微处理器及其结构2.1微处理器的主要2.1微处理器的主要性能指标2.1.1字长－微处理器交换、加工和存放信息时，其信息位（Bit）的最基本长度。2.1.2

指令数－指令是计算机完成某种操作的命令。不同计算机的指令种数不同，其功能强弱也不同。2.1.3

运行速度－计算机完成任务的设计指标，一般以MIPS衡量。寄存器加法指令执行时间定义为基本指令执行时间。2.1.4访存空间－由地址总线的条数决定。如8086有20条地址线，访存空间＝220＝。22.1微处理器的主要性能指标2.1.1字长－微处理器交换精品资料3精品资料3你怎么称呼老师？如果老师最后没有总结一节课的重点的难点，你是否会认为老师的教学方法需要改进？你所经历的课堂，是讲座式还是讨论式？教师的教鞭“不怕太阳晒，也不怕那风雨狂，只怕先生骂我笨，没有学问无颜见爹娘……”“太阳当空照，花儿对我笑，小鸟说早早早……”442.1.5高速缓存大小（Cache）－与运行速度有关。2.1.6虚拟存储空间－可通过硬件和软件的综合来扩大用户可用存储空间，支持运行比实际内存大得多的的大任务。2.1.7是否能构成多处理器系统2.1.8工艺形式及其他－封装形式、电源电压、功耗、使用环境（商、工、军）及控制功能（中断等）。52.1.5高速缓存大小（Cache）－与运行速度有关。5表IA－32结构微处理器家族主要性能简介161681616163232326464128或25664646464指令数133133CPU指标性能80868088802868038680486PentiumPentiumProPentiumⅡPentiumⅢPentium4字长外部数据通道内部数据通道为8086母集为80286母集为80386母集为80486母集时钟频率5～10MHz4.77MHz最高20MHz最高40MHz最高100MHz最高166MHz最高200MHz最高500MHz最高800MHz最高3.06GHz运行速度0.6MIPS0.63MIPS0.3MIPS10MIPS25MIPS150MIPS寄存器宽度GP:16GP:32FPU:80GP:32FPU:80MMX:64GP:32FPU:80MMX:64XMM:1286表IA－32结构微处理器家族主要性能简介168163232表IA－32结构微处理器家族主要性能简介(续）1MB（20）无64KB工艺HMOSCHMOSBICMOS引脚数4068168321370电压＋5＋3.3+2.0CPU指标性能80868088802868038680486PentiumPentiumProPentiumⅡPentiumⅢPentium4Cache无L1：8KL1：16KL1：16KL2：256或512KL1:32KL2:256或512KL1:32KL2:512KL1:8KL2:256K访存空间16MB（24）4GB（32）64GB（36）虚拟存储空间1GB64TB256TBI/O寻址空间132478+1.77表IA－32结构微处理器家族主要性能简介(续）1MB（202.28086/8088微处理器2.2.18086的内部结构AHALBHALCHCLDHDLSPBPDISI暂存储器状态标志寄存器EU控制单元123456内部通信寄存器IPESCSSSDS总线控制逻辑（16位）通用寄存器组AXBXCXDX指令队列缓存器8086总线地址总线（20位））地址产生器执行部件（EU）总线接口部件（BIU）ALU（队列）Q总线（8位）ALU数据总线数据总线（16位82.28086/8088微处理器2.2.18086的内1.执行部件（EU）（1）运算器（2）通用寄存器组（3）EU控制单元－接收BIU指令队列（InstructionStreamQueue）指令码，并控制EU各个部件的操作。①16位算术逻辑单元ALU（ArithmaticandLogicUnit）②16位状态标志寄存器F（Flag）③暂存寄存器4个16位数据寄存器SP（StackPointer）BP（BasePointer）SI（SourceIndex）DI（DestinationIndex）91.执行部件（EU）（1）运算器（2）通用寄存器组（3）E2.总线接口部件

（BIU）（1）指令队列缓冲器（2）16位指令指针寄存器（3）地址产生器和段寄存器（4）总线控制逻辑102.总线接口部件

（BIU）（1）指令队列缓冲器（2）16实际地址PA的产生过程逻辑地址段寄存器0000实际地址150偏移地址段地址左移4位∑地址产生器01519011实际地址PA的产生过程逻辑地址段寄存器0000实际地址1508086的20位地址是：

PA＝（段首趾×16）＋偏移地址4个段寄存器用来存放各种段的首地址，其中包括：CS（CodeSegment）；SS（StackSegment）；DS（DataSegment）；ES（ExtraSegment）。128086的20位地址是：

PA＝（段首趾×162.2.28086的寄存器结构AHALBHBLCHCLDHDLSPBPSIDICSDSSSESIPFHFLAX累加器BX基数CX计数DX数据堆栈指针基址指针源变趾目的变趾指令指针状态标志代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器1.通用寄存器组（2）地址指针和变趾寄存器（1）数据寄存器2.控制寄存器组3.段寄存器组132.2.28086的寄存器结构AHALBHBLCHCLDH数据寄存器的隐含使用寄存器AXALAHBXCXCLDXSPSIDI操作字乘、字除、字I/O字节乘、字节除、字节I/O、查表转换、十进制运算字节乘、字节除查表转换数据串操作、循环控制多我移位和循环移位字乘、字除、间接I/O堆栈操作数据串操作数据串操作14数据寄存器的隐含使用寄存器AXALAHBXCXCLDXSPS状态标志寄存器FOFDFIFTFSFZFAFPFCF1514131211109876543210（1）状态标志位①进位标志CF（CarryFlag）

②辅助进位标志AF（AuxiliaryCarry

Flag）

③溢出标志OF（OverflowFlag）④零标志ZF（ZeroFlag）

⑤符号标志SF（SignFlag）⑥奇偶标志PF（ParityFlag）15状态标志寄存器FOFDFIFTFSFZFAFPFCF15（2）控制标志位①方向标志DF（DirectionFlag）②中断允许标志IF（InterruptFlag）③陷阱标志TF（TrapFlag）标志为1的符号为0的符号OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONCFLAGS中的状态标志表示符号16（2）控制标志位①方向标志DF（DirectionFl2.2.38086的引脚特性40393837363534333231302928272625242322211234567891011121314151617181920GNDAD14AD13AD12AD11GNDVccAD15AD16/S3BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS1)INTA(QS0)TESTREADYRESETAD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKAD17/S4AD18/S5AD19/S6注：24～31引脚括号中为最大方式时定义，括号前面是最小方式定义172.2.38086的引脚特性4039383736353431.地址/数据总线（AD15~AD0

双向、三态)2.地址/状态总线（A16/S3，A17/S4，A18/S5，A17/S6

）（1）S4和S3的功能（2）S5

用来指示中断允许标志IF的状态。（3）S6始终是低电平。S4S3段寄存器00ES01SS10CS（或I/O，中断响应）11DS181.地址/数据总线（AD15~AD0双向、三态)S4S33.控制总线

（1）BHE/S7

时分复用引脚。在总线的T1状态输出BHE，其它状态输出S7，S7为备用状态信号，目前无定义。操作BHEA0使用的数据引脚00100101读或写偶地址的一个字读或写偶地址的一个字节读或写奇地址的一个字节读或写奇地址的一个字AD15～AD8AD15～AD0AD7～AD010AD7～AD0AD15～AD8（第1个总线周期放低位数据字节）（第2个总线周期放高位数据字节）193.控制总线操作BHEA0使用的数据引脚0（2）RD－读控制信号（输出，三态、低电平有效、DMA时悬空）。（3）READY－准备就绪信号（输入，高电平有效）。（4）TEST－测试信号（输入，低电平有效）（5）INTR－可屏蔽中断请求信号（输入，高电平有效）。（6）NMI－非屏蔽中断请求信号（输入，上升沿有效）。（7）RESET－复位信号（输入，高电平有效）。复位后F，IP，DS，SS，ES及指令队列缓冲器清零，CS＝0FFFFH，CPU从FFFF0H开始执行程序。（8）CLK－时钟脉冲（输入），占空比1/3(1/3周期为高电平)，一般由8243A时钟发生器提供。20（2）RD－读控制信号（输出，三态、低电平有效、DMA时悬空4.电源和地线

电源线Vcc接入电压＝＋5V±10％；两个GND均应接地。5.其他控制线

8086CPU的

24～31号引脚均为控制信号线，其定义由8086的工作方式（最小方式或最大方式）决定。214.电源和地线212.2.48088与8086的比较8088CPU是8086之后推出的准16位微处理器，二者在软件方面完全兼容。主要区别如下：1.外部数据总线位数上的差别2.指令队列容量上的差别

8086指令队列可容纳6个字节，每个总线周期可取指令2个字节；8088指令队列仅4个字节，每个总线周期取准单字节。3.引脚特性上的差别（1）8088高8位地址总线A15～A8不与数据总线复用。

（2）34号引脚的定义不同：8086为BHE控制信号；8088为SS0状态信号。（3）28号引脚的相位不同：8086为M/IO；而8088为IO/M222.2.48088与8086的比较80882.2.58086的时钟和总线周期概念1.8284A时钟信号发生器8284A

500500X1X21716125108141311222119EFIF/CRDY外界RESCLKOSCOSCCLKREADYRESETRESET8086/8088NC232.2.58086的时钟和总线周期概念1.8284A2.总线周期

（1）当存储器或外设速度低，在T3发READY无效信号，在T3之后插入TW（等待状态），直到存储器或外设发出READY有效信号，CPU才自动脱离TW进入T4状态。（2）总线周期只用于CPU与存储器或外设之间传送数据和填充指令队列。总线周期之后如为空闲周期，若前周期为写周期16位总线继续驱动，否则低16位处于浮空状态。≈总线周期空闲周期总线周期≈≈T1T2T3.TwT4T1T2T1T3CLK地址/数据总线地址输出数据输入缓冲浮空读周期地址输出数据输出地址/数据总线写周期242.总线周期≈总线周期空闲周期总线周期≈≈T1T2T3.T2.2.68086/8088的工作方式1.最小方式及8282，8286的应用（1）最小方式

8086的MN/MX（33脚）接Vcc（＋5V）时，系统所有的总线控制信号均由8086直接产生，系统总线控制逻辑电路被减到最小。（2）8282/8283的应用

8282（不反向）/8283（反向）是Intel的8位带锁存器的单向三态缓冲器。以8086的ALE接STB，用作地址总线锁存驱动。252.2.68086/8088的工作方式1.最小方式及828282/8283引脚图8282/8283真值表DI0DI1DI2DI3DI4DI5DI6DI7OEGNDVccDO0DO1DO2DO3DO4DO5DO6DO7STB输入输出STBDONLHHHLHLLLLXDON0HXX三态OEDIN268282/8283引脚图8282/8283真值表DI0D

(3)8286/8287的应用

8286（不反向）/8287（反向）是Intel的8位双向三态缓冲器。可对数据总线增加驱动能力。8286与74LS245相同的结构和特性。OE为三态控制信号，在系统中接8086的DEN端。T为数据传送方向控制信号，接8086的DT/R端。27(3)8286/8287的应用278286/8287引脚图8286/8287功能表A0A1A2A3A4A5A6A7OEGNDVccB0B1B2B3B4B5B6B7T输入OETLLB数据传到A总线LHA数据传到B总线HXA与B隔断，三态功能288286/8287引脚图8286/8287功能表A0A1A（4）最小方式下，24～31号引脚功能的定义

①M/IO（输出三态）：接存储器和接口芯片的CS片选端，DMA时浮空。

②WR（输出，三态，低电平有效）：有效期间在T2，T3和Tw，DMA时浮空。③HOLD总线保持请求信号（输入，高电平有效）：由DMA类器件发来请求占用总线的控制信号。④HLDA总线保持应答（输出，高电平有效）：对HOLD的应答。

29（4）最小方式下，24～31号引脚功能的定义29CLKHOLDHLDAAD15~AD0A19/S6~A16/S3所有三态总线T4或T1浮空总线保持请求/保持响应时序（最小方式）30CLKHOLDHLDAAD15~AD0A19/S6~A16/⑤INTA中断响应信号（输出，低电平有效）：是对INTR的响应。三个空闲状态T1T2T3T4T1T1T1T1