数字电子技术78902412981

数字电子技术78902412982024/3/24数字电子技术7890241298[1]第一章数字逻辑基础1.1.1解：010110101.1.2（2）01110101.3.1（3）254.25254.25D=11111110.01B=376.2O=FE.4H=1001010100.00100101)8421BCD(254.25)D=(11111110.01)B=(376.2)O=(FE.4)H

=(1001010100.00100101)8421BCD数字电子技术7890241298[1]1.3.2（2）100010010011B=211+27+24+21+20=2195D100010010011BCD=893D1.3.3（2）11.01101B=0011.01101000B=3.68H

1.3.4（4）1002.45D=3EA.7333H1.3.5(1)23F.45H=1000111111.01000101B

1.3.6(1)103.2H=1x162+3x160+2x16-1=259.125D数字电子技术7890241298[1]第二章逻辑门电路2.4.1逻辑0判断VIL=0.8V(1)(2)(3)(4)2.4.2逻辑1判断VIH=2V(1)(2)(3)(4)数字电子技术7890241298[1]2.4.3解：(1)LSTTL驱动同类门N=20(2)LSTTL驱动基本TTL门N=5数字电子技术7890241298[1]2.4.4（1）IOH74LS00=0.4mA>2IIH7404+4IIH74Ls00=0.16mA

IOL74LS00=8mA>2IIL7404+4IIL74Ls00=4.8mA拉电流多余:(0.4-0.16)/0.02=17灌电流多余:(8-4.8)/0.4=8N=min(8,17)=82.4.5数字电子技术7890241298[1]2.4.6RP计算(1)拉电流时VOH740174LS00(2)灌电流时数字电子技术7890241298[1]2.9.1驱动:负载:拉电流:灌电流:扇出:2.9.2VOH>VIHVOL<VILIOH>IIHIOL>IIL数字电子技术7890241298[1]第三章组合逻辑电路分析与设计3.1.3代数法化简（a）（c）（e）3.1.2证明（C）数字电子技术7890241298[1]（i）（g）（k）数字电子技术7890241298[1]（m）3.1.4变换与或式(b)数字电子技术7890241298[1]3.1.6变换2输入与非3.1.7与非(a)3.1.8或非(a)3.2.1展开最小项(a)数字电子技术7890241298[1]3.2.2(a)(c)000111100011011111111110数字电子技术7890241298[1](e)(g)数字电子技术7890241298[1]3.2.3略3.3.3一位数值比较器3.3.5:输入端奇数个1，L=1，否则为0，即为奇偶校验器数字电子技术7890241298[1]3.4.200011110001011111110111(a)与或非(b)与非(c)或非数字电子技术7890241298[1]3.4.4CLi0A’I1AI数字电子技术7890241298[1]第四章组合逻辑器件4.1.1输入输出I3I2I1I0D7D6D5D4D3D2D1D0100001100110100101010100100111101000011001101其它全0或全14.1.4输出端增加一级非门数字电子技术7890241298[1]4.2.3数字电子技术7890241298[1]4.2.432个地址译码电路设计分析：32个地址译码需要4片74138，5位译码输入，高2位用片选实现，低3位用原输入并联。

ED74138(1)0074138(2)0174138(3)1074138(4)11DE00H-07H80H-0FH10H-17H18H-1FHABC数字电子技术7890241298[1]4.2.5(1)逻辑门设计(2)74138实现D=0选中低位片1；D=1选中高位片2120100ABCD0123456789数字电子技术7890241298[1]4.2.97位数字译码显示电路整数部分小数部分数字电子技术7890241298[1]4.3.44选1数据选择器ES3S2S1S0Y’10001I010010I110100I211000I30XXXX高阻最后一级与门使用三态与门数字电子技术7890241298[1]4.3.574151输出波形数字电子技术7890241298[1]4.3.6(2)74151输出波形数字电子技术7890241298[1]4.4.1三个3输入与门和一个或门实现”A>B“4.4.3设计8位相同数值比较器