数字电子技术4

数字电子技术42024/3/24数字电子技术4主要要求：了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。4.1

概述数字电子技术4一、触发器的基本特性和作用

Flip-Flop，简写为FF，又称双稳态触发器。基本特性(1)有两个稳定状态(简称稳态)，正好用来表示逻辑

0

和

1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换

(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码数字电子技术4触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本单元。数字电子技术4二、触发器的类型

根据逻辑功能不同分为

RS

触发器

D

触发器

JK

触发器

T

触发器

T

触发器根据触发方式不同分为电平触发器边沿触发器主从触发器根据电路结构不同分为基本

RS

触发器同步触发器主从触发器边沿触发器三、触发器逻辑功能的描述方法主要有特性表、特性方程、驱动表

(又称激励表)、状态转换图和波形图

(又称时序图)等。数字电子技术4四、一些约定1态：Qn=1，Qn=00态：不定状态：Qn=1，Qn=1Qn=0，Qn=0现态：触发器在接受信号之前所处的状态。记为Qn。次态：触发器在接收信号之后建立的新的稳定状态，记为Qn+1。Qn=0，Qn=1数字电子技术4主要要求：掌握与非门结构基本RS触发器的电路、逻辑功能和工作特点。

了解同步触发器的结构、工作特点和存在问题。4.2触发器的基本形式

掌握触发器的0态、1态、置0、置1、触发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。掌握RS触发器、D触发器、JK触发器的逻辑功能及其特性方程。

数字电子技术4一、基本

RS触发器

BasicFlip-Flop返回(一)由与非门组成的基本

RS触发器当Sd=0时，当Sd=1时，Qn=0，Qn=1即当Sd由0变为1时，或者由1变为0时，状态不能保持。Qn=1，Qn=0接上反馈后，Qn=1，Qn=0当Sd=0时，当Sd由0变成1时，Qn=1，Qn=0即当Sd由0变为1时，或者由1变为0时，状态能保持住。数字电子技术41.电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RDSD置0端，也称复位端。

R即Reset置1端，也称置位端。

S即Set信号输入端互补输出端，正常工作时，它们的输出

状态相反。低电平有效数字电子技术4工作原理QQSDRDG1G211011000SDRD功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置0触发器置010数字电子技术42.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发器被置1触发器置010触发器置101数字电子技术42.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出11触发器置010触发器置101触发器保持原状态不变不变&&G1门输出G2门输出数字电子技术42.工作原理及逻辑功能QQSDRDG1G2输出状态不定(禁用)不定11011000SDRD功能说明输入QQ输出触发器置010触发器置101触发器保持原状态不变不变0011输出既非0状态，也非1状态。当RD和

SD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。数字电子技术4特性表3.逻辑功能的特性表描述次态现态指触发器在输入信号变化前的状态，用Qn

表示。指触发器在输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。数字电子技术400001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本RS触发器特性表置0端RD和置1端SD低电平有效。禁用RD=SD=0。称约束条件注意特性方程：状态转换图Qn+1=Sd+RdQnSd·Rd=0数字电子技术4波形分析举例解：[例]设下图中触发器初始状态为0，试对应输入波形画出

Q和

Q的波形。QQSDRDSRSDRD保持初态为0，故保持为0。置

0保持QQ置

1数字电子技术4(二)基本

RS触发器的两种形式特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。数字电子技术4(三)基本

RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。1.输出受输入信号直接控制，不能定时控制。2.有约束条件。数字电子技术4二、同步触发器

SynchronousFlip-Flop实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端CP。

CP即ClockPulse，它是一串周期和脉宽一定的矩形脉冲。

具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种，而基本RS触发器称异步触发器。数字电子技术4(一)同步

RS触发器QQG1G2SRG3G4CPQ3Q4(一)同步

RS触发器工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。★CP=1时，G3、G4解除封锁，将输入信号

R和S取非后送至基本

RS触发器的输入端。0111SR1.电路结构与工作原理

基本

RS

触发器增加了由时钟

CP

控制的门

G3、G4数字电子技术4QQ1SC11R

QQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能

R、S信号高电平有效SSDRRDRDSD2.逻辑功能与逻辑符号异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器值(置0或置1)，预置完毕后应使RD=SD=1。数字电子技术43.同步RS触发器的特性表与特性方程0000101010101011010110001111×0×1Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100011110×

×

1

1

1

特性方程RS=0(约束条件)RS触发器功能也可用特性表与特性方程来描述。特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。数字电子技术4RDCPRQQ1SSC1CPR1RRSVCCRDS解：[例]试对应输入波形画出下图中

Q端波形。原态未知QVCCRDRD数字电子技术4(二)同步

D触发器(二)同步

D触发器1.电路结构、逻辑符号和逻辑功能

DQQ1S1RC1CPQQ1DDC1CPCPDQn+1说明10101置0置10Qn不变同步D触发器功能表

称为D功能特点：Qn+1跟随D信号数字电子技术4解：[例]试对应输入波形画出下图中

Q端波形(设触发器初始状态为0)。QQ1DDC1CPDCPQCP

=

0，同步触发器状态不变触发器初始状态为0CP

=

1，同步

D

触发器次态跟随

D

信号同步触发器在CP=1期间能发生多次翻转，这种现象称为空翻数字电子技术42.D触发器的特性表、特性方程、驱动表和状态转换图

由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。数字电子技术400011011DQn

Qn+1特性方程Qn+1=D001101010011Qn+1QnDD触发器特性表

00001111D触发器驱动表

000110110011无约束Qn+1在D=0时就为0，与Qn

无关。0001101101D=1D=0D

=

0D=1Qn+1在D=1时就为1，与Qn无关。2.D触发器的特性表、特性方程、驱动表和状态转换图

同步D触发器状态转换图数字电子技术4(三)同步

JK触发器(三)同步

JK触发器QQ1S1RC1CP功能表

JK电路结构QQ1JJC1CP1KK逻辑符号1说明Qn+1KJCP称为JK功能，即JK=00时保持；JK=11时翻转；J

K时Qn+1值与J相同。不变Qn00置0010翻转11置1101不变Qn××0Qn数字电子技术400011011JKQn

Qn+1特性表

特性方程驱动表

0×无约束条件状态转换图01J=0K=×10011111110100110001110000K010100Qn+1QnJ1××1×00

00

1110110111000J=1K=×J=×K=0J=×K=1数字电子技术4解：[例]设触发器初始状态为0，试对应输入波形画出

Q端波形。触发器初始状态为0JCPQQ1JJC1CPK1KKQCP=0时，同步触发器状态不变。CP=1时，触发器根据J、K信号取值按照JK功能工作。数字电子技术4(四)同步触发器的特点同步触发器的触发方式为电平触发式

同步触发器的共同缺点是存在空翻

触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。指时钟脉冲信号控制

触发器工作的方式

CP=1期间翻转的称正电平触发式；CP=0期间翻转的称负电平触发式。数字电子技术4主要要求：

了解无空翻触发器的类型，掌握其工作特点。能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。4.3无空翻触发器

数字电子技术4Master-SlaveFlip-FlopEdge-TriggeredFlip-Flop一、无空翻触发器的类型和工作特点

工作特点：CP=1期间，主触发器接收输入信号；CP=0期间，主触发器保持CP下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在CP下降沿时刻翻转。这种触发方式称为主从触发式。工作特点：只能在CP上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。无空翻触发器主从触发器边沿触发器数字电子技术4主从触发器和边沿触发器有何异同？

只能在

CP边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。相同处电路结构和工作原理不同，因此电路功能不同。为保证电路正常工作，要求主从

JK触发器的

J和

K信号在

CP=1期间保持不变；而边沿触发器没有这种限制，其功能较完善，因此应用更广。相异处单击此处将跳过刚才讲过的主从RS触发器内容数字电子技术4Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。主从RS触发器电路、符号和工作原理QQ1SSC1CP1RR表示时钟触发沿为下降沿从触发器主触发器Q=Q从数字电子技术4

综上所述，主从触发器状态只能在

CP时刻发生翻转，其它时刻则保持不变.至于状态如何翻转，则由CP

之前最后的输入信号

值决定。

Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从RS触发器工作原理★CP=1期间，主触发器接受输入信号，从触发器被封锁，使主从RS触发器状态保持不变。★CP到达时，CP

=

0，CP

=

1。主触发器被封锁，并保持

CP到达之前的状态不变。这时从触发器工作，S从=

Q主，R从=

Q主，因此Q主=

0时，Q从置

0；Q主=

1时，Q从置

1，即Q从=

Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0BACK工作封锁10★CP=0期间，主触发器被封锁，保持CP到达之前的状态不变，Q从=

Q主，因此，主从RS触发器状态保持不变。Q=Q从数字电子技术4

无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。二、常用无空翻触发器及其符号

主从

RS

触发器主从

JK

触发器主从触发器QQ1JJC1CP1KK边沿触发器TTL

维持阻塞

D

触发器(通常上升沿触发)TTL

边沿

JK触发器(通常下降沿触发)CMOS

边沿

D

触发器和边沿

JK

触发器(通常上升沿触发)QQ1SSC1CP1RR数字电子技术4图4.2.17维持阻塞结构的D触发器返回一、边沿触发器（一）维持阻塞结构的D触发器利用反馈脉冲的维持阻塞作用来防止空翻。1电路组成数字电子技术42工作原理结论：当D=1时，输出状态变化只发生在CP由0变成1这一时刻，Qn+1=1；D=0时D=1时结论：当D=0时，输出状态变化只发生在CP由0变成1这一时刻，Qn+1=0；数字电子技术4图4.2.18具有异步置位、复位端和多输入

端的维持阻塞D触发器返回数字电子技术4如图所示D触发器的状态方程：QQC1CPD具有异步端的边沿

D

触发器

1DSSDRRDRRDSSDQn+1=

D数字电子技术4（二）利用传输延迟时间的边沿触发器图4.2.19利用传输延迟时间的边沿触发器数字电子技术4数字电子技术4QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn+1=

JQn+

KQnQn+1=

JQn+

KQn如图所示JK触发器的状态方程：数字电子技术4QQC1CP1DDCP触发的边沿D触发器C1QQC1CPD具有异步端的边沿

D

触发器

1DSSDRRDRRDSSD执行

Qn+1

=

D11↑11在CP

时刻00↑11Qn×111保持不变Qn×011禁用不定态××00异步置11××01异步置00××10说明Qn+1DCPSDRD异步端低电平有效的

上升沿触发式D触发器功能表数字电子技术4QQ1JJCP1KKC1CP触发的边沿JK触发器C1QQ1JJCP1KKC1CP触发的边沿JK触发器C1具有异步端的边沿

JK

触发器QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn11↓00101↓00010↓00在CP↓时刻执行JK功能Qn00↓00Qn××100保持不变Qn××000禁用不定×××11置11×××10置00×××01说明Qn+1KJCPSDRD异步端高电平有效的下降沿触发式JK触发器功能表数字电子技术4T触发器的状态方程Qn+1=

JQn+

KQn=Qn构成：JK触发器的J、K接在一起。数字电子技术4注意(1)弄清时钟触发沿是上升沿还是下降沿？(2)弄清有无异步输入端？异步置0端和异步置1端是低电平有效还是高电平有效？(4)边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。(3)

异步端不受时钟CP控制，将直接实现置0或置1。触发器工作时，应保证异步端接非有效电平。数字电子技术4Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2三、边沿触发器工作波形分析举例

解：[例]设触发器初态为

0，试对应输入波形画出

Q1、Q2的波形。DCPQ1Q2D触发器特性方程为Qn+1=D功能是翻转因此C110触发器初态为

0C1该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。数字电子技术4JCPKT解：[例]设触发器初态为

1，试对应输入波形画出

Q1、Q2的波形。触发器初态为1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP之前

J、K最后取值为

1CP之前

J、K最后取值为

0触发器初态为

1Q1Q2T=0时，Qn+1=Qn

；T=1时，Qn+1=Qn

。这种功能称T功能，相应触发器称T触发器。数字电子技术4主要要求：掌握常用触发器的工作特点、符号、逻辑功能和特性方程，会画工作波形。

了解触发器各种逻辑功能间的转换方法。4.4触发器的应用理解触发器及其简单应用电路的分析方法。数字电子技术4一、触发器的五种逻辑功能及其转换(一)触发器五种逻辑功能的比较无约束，但功能少无约束，且功能强令J=K=T即可令J=K=1即可D功能10Qn+110DQn+1=

DT功能QnQnQn+110TRS功能不定01

QnQn+111011000SRQn+1

=

S

+

RQnRS

=

0(约束条件)JK功能Qn10

QnQn+111011000KJQn+1=

JQn+

KQnT′功能(计数功能)只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=Qn数字电子技术4(二)不同逻辑功能间的相互转换1.JK

D2.JK

T、T′因此，令J=K=D已有Qn+1=JQn+KQn欲得Qn+1=DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP转换方法(1)写出待求触发器和给定触发器的特性方程。(3)画出用给定触发器实现待求触发器的电路。(2)比较上述特性方程，得出给定触发器中输入信号的接法。数字电子技术43.D

JK已有Qn+1=D欲得Qn+1=JQn+KQn因此，令4.D

T5.D

T′已有Qn+1=D欲得Qn+1=已有Qn+1=D欲得Qn+1=Qn因此，令D=Qn因此，令D=QQCPC11DQQCPC11DTQQCPJC11DK数字电子技术4二、触发器的应用与分析举例★触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如，TTL触发器的输入端悬空相当于输入高电平，而CMOS触发器的输入端不允许悬空。应用注意★实际工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。数字电子技术4Q2Q11D1DFF1FF2石英方波振荡器4MHzC1C1CP[例]下图为分频器电路，设触发器初态为0，试画出

Q1、Q2的波形并求其频率。CP解：C1CPfQ1=fCP/2=2MHz，fQ2=fCP/4=1MHzCPQ10Q20Q1C1对

CP二分频对

CP四分频两个

D

触发器均构成

CP触发的计数触发器数字电子技术41010RDSDQ1JSDC1CP1KRSRDCP解：[例]试对应输入波形画出下图电路的输出波形。C1CPSDSRRDQ1Qn+1=JQn

+KQn

=Qn

·Qn+Qn

·Qn