《电子技术基础（第2版）》 课件 第8章 逻辑门电路

第8章逻辑门电路8.1半导体器件的开关特性8.2分立元件门电路8.3

集成门电路

门电路及其分类：用以实现基本逻辑运算的电子电路称为门电路。与第1章所讲的基本逻辑运算和复合逻辑运算相对应，常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、异或门、同或门、与或非门等。门电路分为：分立元件门电路和集成门电路。集成门电路又分为：集成TTL门电路和集成MOS门电路。

构成门电路的主要元器件：是各种半导体元件器，如二极管、三极管和场效应管。且它们均工作在开、关状态，用以实现门电路输出高、低两种电平。因此称其为“电子开关”。理想情况下，开关状态的转换是瞬间完成的，但实际中这种理想开关是不存在的。（1）二极管正偏时导通，等效成0.7V的电压源，其等效电路如图8-1（a）所示。（注意：理想情况下，二极管正偏时可看成短路，相当于开关闭合）。（2）二极管反偏时截止，此时二极管相当于开关断开，其等效电路如图7-1（d）所示。8.1半导体器件的开关特性

8.1.1半导体二极管的开关特性图8-1二极管的开关特性

（1）当工作在截止状态时，发射结反偏，集电结也反偏，此时c-e间相当于开关断开。三极管截止时的等效电路如图8-2（a）所示，三个电极如同断开的开关。（2）当工作在饱和状态时，发射结正偏偏，集电结也正偏，三极管c-e间相当于一个闭合开关。

等效电路如图8-2（b）所示。

8.1.2半导体三极管的开关特性图8-2三极管及其开关等效电路

【例8-1】在如图7-2（a）所示电路中，已知Rc=1kΩ，Rb=10kΩ，VCC=5V，β =50，三极管发射结的开启电压UON=0.5V，饱和时的uBE=0.7V，UCES=0.3V。分别求当输入电压ui=0.3V、1V、3V时的输出电压uo，并判断三极管的工作状态。

解：（1）当ui=0.3V时，因为uBE＜UON=0.5V，所以三极管发射结截止，基极电流iB0，三极管工作在截止状态，集电极电流iC0，故输出电压uo=VCC-iCRc=5V。（2）当ui=1V时，三极管发射结正偏导通，基极电流三极管临界饱和时的基极电流

显然0＜iB＜IBS，所以三极管工作在放大状态。此时，iC=βiB=1.5mA，输出电压uo=uCE=VCC-iCRc=3.5V。（3）当ui=3V时，三极管导通，基极电流三极管临界饱和时的基极电流

显然iB＞IBS，所以三极管工作在饱和状态。此时输出电压uo=UCES=0.3V。

8.1.3MOS管的开关特性图8-3MOS管开关电路

图8-4NMOS管的开关等效电路

与门是实现与逻辑功能的电路，它有多个输入端和一个输出端。由二极管构成的与门电路如图8-5（a）所示，uA、uB为输入电压信号，uY为输出电压信号；图8-5（b）为与门的逻辑符号，其中A、B为输入变量，Y为输出变量。8.2分立元件门电路

8.2.1二极管与门

图8-5二极管与门表8-1与门电压关系表表8-2与门真值表

或门是实现或逻辑功能的电路，它也有多个输入端和一个输出端。由二极管构成的或门电路如图8-6（a）所示，uA、uB为输入电压信号，uY为输出电压信号，其输入信号的高、低电平仍取5V和0V，图8-6（b）所示为或门的逻辑符号。

8.2.2二极管或门图8-6二极管或门

实现非逻辑功能的电路是非门电路，也称反相器。利用三极管的开关特性，可以实现非逻辑运算。

8.2.3三极管非门（反相器）

图8-7三极管非门8.3集成门电路

8.3.1TTL集成门电路

1.TTL与非门图8-8TTL与非门工作原理：

在图8-8（a）中，若输入端中至少有一个是低电平0V，则T1管基极电位uB1=0.7V，这0.7V电压不能使T1集电结、T2发射结、T4发射结三个PN结导通，所以T2、T4截止。此时，VCC通过R2使T3导通，uo=VCC-IB3R2-uBE3-uD3≈VCC-uBE3-uD3≈5-0.7-0.7=3.6V，输出为高电平UOH。当输入信号A、B均为高电平3V时，T1基极电位升高，足以使T1集电结、T2发射结、T4发射结三个PN结导通，三个PN结一旦导通，T1基极电位即被钳位于2.1V。T1的发射结反偏，集电结正偏，处于倒置工作状态，T1失去电流放大作用。三极管T2、T4导通后，进入饱和区，uo=UCES4=0.3V，输出为低电平UOL。由此可见，只要输入端有一个为低电平，则输出高电平；只有输入端全为高电平时，才输出低电平。所以图8-8（a）实现的是与非逻辑关系。

图8-9所示是两种TTL集成与非门74LS00和74LS20的引脚排列图。74LS00内部集成了四个完全相同的2输入与非门，故简称为四-2输入与非门；74LS20为二-4输入与非门。图8-9TTL与非门74LS00和74LS20的引脚排列图主要技术参数：

（1）输入、输出的高低电平输入和输出高、低电平的数值为：输出高电UOH=3.6V

输出低电平UOL=UCES=0.2V

输入低电平UiL=0.4V

输入高电平UiH=1.2V

这些电平值是一种较理想的情况。对于TTL门电路（如74系列）来说，高、低电平的标准电压值为：UOL=0.4V，UOH=2.4V，UiL=0.8V，UiH=2V。（2）噪声容限实际的门电路都有一定的抗干扰能力。所谓抗干扰能力是指：电路在干扰信号的作用下，维持原来逻辑状态的能力。把在保证电路输出逻辑值不变（或者说uo变化范围不超过允许限度）的条件下，输入电平的允许波动范围称为输入端噪声容限。在实际的数字系统中，往往前一级电路的输出就是后一级电路的输入。若设前级输出高电平的最小值为UOHmin，后级输入高电平的最小值为UIHmin，则它们的差值称为高电平噪声容限，用UNH表示，即

UNH=UOHmin–UiHmin

若设前级输出低电平的最大值为UOLmax，后级输入低电平的最大值为UiLmax，则它们的差值称为低电平噪声容限，用UNL表示，即

UNL=UILmax-UOLmax（3）扇入、扇出系数

①TTL门电路的扇入系数取决于它的输入端的个数，例如一个3输入的与非门，其扇入系数Ni=3。②扇出系数的情况则稍复杂。由于实际应用中，门电路输出端一般总接有一个或几个门。承受前级门输出信号的后级门称为前级门的负载门；带动负载门的前级门称为驱动门。驱动门输出的电流称为驱动电流；流经驱动门又流经负载门的电流称为负载电流。负载电流又有两种情况，一种是负载门电流灌入驱动门输出端，这种负载叫做灌电流负载，如图8-10（a）所示，此时，驱动门输出为低电平UOL，为了保证输出UOL不高于规定值（0.4V），要求负载门的个数不能无限制地增加。在输出为低电平的情况下，所能驱动同类门的个数由下式决定

图8-10与非门的带负载能力

另一种情况是，负载门电流是从驱动级中拉出来的，这种负载叫拉电流负载，如图8-10（b）所示，此时，驱动门输出为高电平UOH，同样，输出高电平UOH也不能低于规定值（2.4V）。这样，输出为高电平时的扇出系数为

【说明】：扇出系数用来表征门电路的带负载能力，其值越大，带负载能力越强。一般TTL器件的数据手册中，并不给出扇出系数，而须用计算或实验的方法求得，并注意在设计时要留有余地，以保证数字电路或系统能正常运行。通常，输出低电平电流IOL大于输出高电平电流IOH，NOL≠NOH

，因而，在实际的工程设计中，常取二者中的较小者。（4）传输延迟时间传输延迟时间是表征门电路开关速度的参数。由于门电路中的二极管、三极管在状态转换过程中都需要一定的时间，且电路中有寄生电容的影响，因此，门电路从接收信号到输出响应会有一定的延迟。下图示意画出了与非门输入、输出的对应波形。平均延迟时间tpd为：

传输延迟示意图2.集成TTL非门、或非门、集电极开路门和三态门（1）TTL非门（反相器）

电阻组成：图8-11（a）是TTL非门的基本电路，除了输入级T1由多发射极三极管改为单发射极三极管外，其余部分和图与非门完全一样。图8-11（b）所示为集成反相器74LS04的引脚排列图，74LS04中包含6个相互独立的反相器。

工作原理：当输入电压ui=UiL=0V时，T1基极电流iB1流入发射极，即由非门输入端流出，因此iB2=0，T2截止，显然T4基极也没有电流，也截止。而T3和D将导通，uo=UOH=3.6V，输出为高电平。当输入电压ui=UiH=3.6V时，T1倒置，iB1流入T2基极，使T2饱和导通，进而使T4饱和导通，而T3和D将截止，uo=UOL≤0.3V，输出为低电平。于是，电路实现了非逻辑关系。

图8-11TTL非门（2）TTL或非门

电阻组成：图8-12（a）所示是TTL或非门的电路图，R1、T1、R1/、T1/构成输入级；T2、T2/和R2、R3构成中间级；R4、T3、D、T4构成输出级。图（b）所示为集成TTL或非门74LS02的引脚排列图，74LS02中包含4个相互独立的或非门。图8-12TTL或非门

工作原理：当输入信号A、B中只要有一个为高电平，例如A端ui=UiH=3.6V，那么iB1就会经过T1集电结流入T2基极，使T2、T4饱和导通，使得输出uo=UOL≤0.3V，为低电平。只有当输入信号A、B全为低电平时，iB1、i/B1均分别流入T1、T1/发射极，T2、T2/均截止，T4也截止，T3、D导通，输出为高电平。即电路实现的是或非逻辑功能。图8-12TTL或非门此外，还有TTL与门、TTL或门、TTL与或非门等，它们的电路结构都是在TTL与非门的基础上稍加变化得到，此处不再介绍。图8-13给出了几种TTL集成门电路的引脚排列图，图（a）所示是TTL与或非门74LS51的引脚排列图，74LS51中集成了两个相互独立的与或非门，其中，，；图（b）所示是TTL异或门74LS86的引脚排列图，74LS86中包含4个相互独立的异或门。图8-13TTL门电路的引脚排列图（3）集电极开路门(OC门)

线与：在工程实践中，往往需要将两个或多个逻辑门的输出端并联，以实现与逻辑的功能，称为线与。然而，前面介绍的TTL门电路，其输出端不允许并联使用，也就无法实现线与功能。这是因为，对于一般的TTL门电路（以TTL与非门为例），若将两个（或多个）与非门的输出端直接相连，与非门G1与G2输出端并联起来，当G1门输出高电平，G2门输出低电平时，G1门的T3导通，G2门的T4/

导通，将产生较大的电流io从G1门流经G2门，然后流入参考点。该电流值将远远超出器件的额定值，很容易将器件损坏。为了解决这一问题，可以采用集电极开路门（OC门）。OC门的输出端可以直接相连，实现线与。

图8-14（c）中，两个OC与非门线与的表达式为：图8-14集电极开路门（OC门）（4）三态门（TSL门）

三态：基本的TTL门电路，其输出有两种状态：高电平和低电平。无论哪种输出，门电路的直流输出电阻都很小，都是低阻输出。TTL三态门又称TSL门（ThreeStateLogic），它有三种输出状态，分别是：高电平、低电平和高阻态（禁止态）。其中，在高阻状态下，输出端相当于开路。三态门是在普通门的基础上，加上使能控制信号和控制电路构成的。图8-15（a）所示是使能端EN低电平有效的三态与非门的电路图及逻辑符号，“EN低电平有效”是指当使能控制端信号EN为低电平时，电路才实现与非逻辑功能，输出高电平及低电平，而当EN为高电平时，输出为高阻无效状态。图8-15（b）是使能端EN高电平有效的三态与非门的电路图及逻辑符号，其EN的有效电平与图8-15（a）正好相反。图8-15三态与非门的电路图及图形符号图8-16三态门应用举例

【补充例题】由TTL与非门组成的电路如下图所示，设与非门输出高电平为3.6V，低电平为0.3V，电压表内阻为20kΩ，当输入信号A、B、C及开关S的状态如下表所示时，试用电压表测出V1、V2、V3的值。解：（1）分析图（a）所示电路。当ABC=000，S断开时，与非门输入端相当于接入高电平，即逻辑1，因此V1=1.4V，V2=0.3V；当ABC=010，S闭合时，两个OC门的输出经线与之后为逻辑1，因此V1=1.4V，V2=0.3V；当ABC=101，S闭合时，两个OC门的输出经线与之后为逻辑0，因此V1=0.3V，V2=3.6V；当ABC=110，S闭合时，两个OC门的输出经线与之后为逻辑0，因此V1=0.3V，V2=3.6V；（2）分析图（b）所示电路。当ABC=000，S断开时，三态门为工作态，所以V3=3.6V；当ABC=010，S闭合时，三态门为工作态，所以V3=3.6V；当ABC=101，S闭合时，三态门为高阻态，三态门与负载门断开，所以V3=1.4V；当ABC=110，S闭合时，三态门为工作态，所以V3=0.3V；3.改进型TTL门电路——抗饱和TTL门电路

三极管的开关时间限制了TTL电路的开关速度。肖特基二极管也称快速恢复二极管，它的导通电压较低，为0.4V～0.5V，因此开关速度极短，可实现1ns以下的高速度，其图形符号如图8-17（a）所示。为了提高TTL电路的开关速度，人们在三极管的基极和集电极间跨接肖特基二极管，以缩短三极管的开关时间，其图形符号如图8-17（b）所示。加接了肖特基二极管的三极管称为肖特基三极管，其图形符号如图8-17（c）所示。由肖特基三极管组成的门电路称为肖特基TTL电路，即STTL门，它的传输延迟时间在10ns以内。除典型的肖特基型（STTL型）外，还有低功耗肖特基型（LSTTL）、先进的肖特基型（ASTTL）、先进的低功耗型（ALSTTL）等，它们的技术参数各有特点，是在TTL工艺的发展过程中逐步形成的。

下面将基本TTL门和肖特基TTL门电路的性能进行比较，列于表8-5中。图8-17肖特基二极管及三极管表8-5TTL门电路的各种系列的性能比较4.使用TTL门电路的注意事项（1）电源电压范围

TTL集成电路对电源的要求比较严格，当电源电压超过5.5V时，将损坏器件；若电源电压低于4.5V，器件的逻辑功能将不正常。因此在以TTL门电路为基本器件的系统中，电源电压应满足5V±0.5V。（2）对输入信号的要求输入信号的电平不能高于+5.5V和低于0V。（3）消除动态尖峰电流尖峰电流要干扰门电路的正常工作，严重时会造成逻辑错误。降低尖峰电流应注意布线时尽量减小分布电容，并降低电源内阻。常用的方法是在电源与地线之间接入0.01～0.1μF的高频滤波电容。同时，为了保证系统正常工作，必须保证电路良好接地。（4）电路外引线脚的连接正确判别电路的电源端和接地端，不能接反，否则会使集成电路烧坏。输出端应通过电阻与低内阻电源连接。除OC门和三态门外，其他门电路的输出端部允许直接并联使用。（5）门电路多余输入端的处理

TTL与系列门（包括与门、与非门、与或非门等）的多余输入端应“置1”，实现“置1”的方法可以直接将输入端悬空，从理论上分析相当于接高电平输入，但这样容易使电路受到外界干扰而产生错误动作。因此对于这类电路，多余输入端最好接一个固定高电平以达到“置1”的目的，例如接电源VCC的方法。TTL或系列门（包括或门、或非门等）的多余输入端应“置0”，实现“置0”的方法就是将输入端直接接地。

【说明】：对于TTL门电路，当输入端与地之间所接电阻R小于关门电阻ROFF（典型值为0.91kΩ）时，则认为输入端接低电平；当输入端与地之间所接电阻R大于开门电阻RON（典型值为1.93kΩ）时，则认为输入端接高电平。当输入端悬空时，可认为输入端所接电阻R趋于无穷大，所以输入也为高电平。而对于CMOS门电路，输入端无论接多大阻值的电阻接地都相当于输入低电平。

特点：集成MOS电路是数字集成电路的一个重要系列，它具有低功耗、抗干扰性强、制造工艺简单、易于大规模集成等优点，因此得到广泛应用。

CMOS门电路：MOS集成电路有N沟道MOS管构成的NMOS集成电路、P沟道MOS管构成的PMOS集成电路、以及N沟道MOS管和P沟道MOS管共同组成的CMOS集成电路。CMOS是“互补金属-氧化物-半导体”（complementarymetaloxidesemiconductor）的英文缩写。由于CMOS电路中巧妙地利用了N沟道增强型MOS管和P沟道增强型MOS管特性的互补性，因而不仅电路结构简单，而且在电气特性上也有突出的优点。正因为如此，CMOS电路的制作工艺在数字集成电路中得到了广泛应用。8.3.2CMOS集成门电路1.各种CMOS门电路（1）CMOS反相器

电阻组成：CMOS反相器电路如图8-18所示，G1为NMOS管，G2为PMOS管，且VDD＞|UTP|+UT，UTP为PMOS管的阈值电压，UTN为NMOS管的阈值电压，G1、G2栅极连在一起作为输入端，漏极连在一起作为输出端。

工作原理：当输入电压uA=VDD=10V高电平时，G1导通，G2截止，输出低电平；当输入uA=0V低电平时，G1截止，G2导通，输出为高电平。因此电路实现了非逻辑运算，是非门（反相器）。图8-18CMOS反相器电路（2）CMOS与非门

CMOS与非门电路如图8-19所示，TN1、TN2是串联的驱动管，TP1、TP2是并联的负载管。当输入端A、B同时为高电平时，TN1、TN2导通，TP1、TP2截止，输出端Y为低电平；当输入端A、B中有一个为低电平时，TN1、TN2中必有一个截止，TP1、TP2中必有一个导通，输出Y为高电平。因此该电路实现了与非逻辑功能。图8-19CMOS与非门电路（3）CMOS或非门

CMOS或非门电路如图8-20所示，TN1、TN2是并联的驱动管，TP1、TP2是串联的负载管。当输入端A、B中有一个为高电平时，TN1、TN2中必有一个导通，相应的TP1、TP2中必有一个截止，输出端Y为低电平；当输入端A、B全为低电平时，TN1、TN2截止，TP1、TP2导通，输出Y为高电平。电路实现了或非逻辑功能。图8-20CMOS或非门电路（4）CMOS传输门

图8-21（a）所示是CMOS传输门电路，图（b）是它的逻辑符号。图中T1、T2分别是NMOS管和PMOS管，它们的结构和参数均对称。两管的栅极引出端分别接高、低电平不同的控制信号C和，源极相连作输入端，漏极相连作输出端。图8-21CMOS传输门*（5）CMOS三态门

是控制信号端（EN上面的“非号“表明低电平有效），也叫使能端。当=1，即为高电平VDD时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现高阻状态。当=0，即为低电平0V

时，TP2、TN2均导通，TP1、TN1构成反相器，故Y=；A=0时，Y=1，为高电平；A=1时，Y=0，为低电平。CMOS三态门

【例8-2】由CMOS传输门构成的电路如图7-22所示，试列出其真值表，说明该电路的逻辑功能。

解：当CS=1时，4个传输门均为断开状态，输出处于高阻状态。当CS=0时，依次分析电路可以列出真值表如表8-6所示，根据真值表可得。该电路实现三态输出的2输入或非逻辑功能。

表8-6例8-2真值表图8-222.使用CMOS集成门电路的注意事项

CMOS产品：国产CMOS系列数字集成电路主要有C000和CC4000两个系列。C000系列是我国早期的CMOS集成电路产品，工作电压为7～15V。CC4000（CC14000）系列与国际上CD4000（MC14000）系列对应工作电压为3～18V，能与TTL电路共用电源，也便于连接，是目前发展较快，应用较普遍的CMOS器件。高速CMOS电路CC74HC××系列与国际上MM74××系列相对应。CMOS集成门电路在使用时应注意以下问题：（1）

对电源的要求①CMOS电路可以在很宽的电源电压范围内提供正常的逻辑功能，如C000系列为7～15V，CC4000系列为3～18V。②VDD与VSS（接地端）绝对不允许接反。否则无论是保护电路或内部电路都可能因过大电流而损坏。（2）对输入端的要求（1）为保护输入级MOS管的氧化层不被击穿，一般CMOS电路输入端都有二极管保护网络，这就给电路的应用带来一些限制：①输入信号必须在VDD～VSS之间取值，以防二极管因正偏电流过大而烧坏。一般VSS≤UIL≤0.3VDD；0.7VDD≤UIH≤VDD。ui的极限值为（VSS-0.5V）～（VDD+0.5V）。

②每个输入端的典型输入电流为10pA。输入电流以不超过1mA为佳。（2）多余输入端一般不允许悬空。与门及与非门的多余输入端应接至VDD或高电平，或门和或非门的多余输入端应接至VSS或低电平。

3.对输出端的要求（1）集成CMOS