《数字电路与逻辑设计》习题及参考答案全套

页数字电路与逻辑设计习题及参考答案一、选择题1.以下表达式中符合逻辑运算法则的是D。A.C·C=C2B.1+1=10C.0<1D.A+1=12.一位十六进制数可以用C位二进制数来表示。A.１B.２C.４D.163.当逻辑函数有n个变量时，共有D个变量取值组合？A.nB.2nC.n2D.2n4.逻辑函数的表示方法中具有唯一性的是A。A.真值表B.表达式C.逻辑图D.状态图5.在一个8位的存储单元中，能够存储的最大无符号整数是D。A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F==A。A.BB.AC.D.7．求一个逻辑函数F的对偶式，不可将F中的B。A.“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC=C。A.A+BB.A+CC.（A+B）（A+C）D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。DA．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。AA．全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为111．十进制数25用8421BCD码表示为B。A.10101B.00100101C.100101D.1010112．不与十进制数（53.5）10等值的数或代码为C。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号的参数D。A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为：BA.(100111.0101)2B.(27.6)16C.(27.3)16D.(100111.101)215.常用的BCD码有D。A.奇偶校验码B.格雷码C.ASCII码D.余三码16.下列式子中，不正确的是(B)A.A+A=A B.C.A0=A D.A1=17.下列选项中，______是TTLOC门的逻辑符号。(C)18.下列选项中，叙述不正确的是(B)A.接入滤波电容引入是消除竞争冒险的方法之一。B.引入选通脉冲不能消除竞争冒险。C.修改逻辑设计，增加冗余项是常用的消除竞争冒险的方法。D.化简电路，减少逻辑器件数目，不能消除竞争冒险。19.下列选项中，不能实现Qn+1=。(D)20.下列选项中，叙述不正确的是(B)A.任意两个不同的最小项之积，值恒为0。B.RAM的特点是一旦停电，所存储的内容不会丢失。C.在逻辑代数中，常用的逻辑运算是与非、或非、与或非、异或等。D.单向导电特性是半导体二极管最显著的特点。21.n位二进制计数器的模为(B)A.n2B.2nC.n2+1 D.2n+122.下列选项中，______不是单稳态触发器的特点。(A)A.有一个稳定状态，有两个暂稳状态。B.暂稳状态维持一段时间后，将自动返回稳定状态。C.暂稳状态时间的长短与触发脉冲无关，仅决定于电路本身的参数。D.在外来触发脉冲的作用下，能够由稳定状态翻转到暂稳状态。23.用四选一数据选择器实现函数Y=·+·A0，应使(D)A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=024.在下列逻辑电路中，是时序逻辑电路的有(B)A.加法器 B.读/写存储器C.编码器 D.数值比较器25.

函数F(A,B,C)=AB+BC+AC的最小项表达式为(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）26．8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（C）。A．111B.010C.000D.10127．十六路数据选择器的地址输入（选择控制）端有（C）个。A．16B.2C.4D.828.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（A）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--011129．已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是(C)。A.11111101B.10111111C.11110111D.1111111130.一只四输入端或非门，使其输出为1的输入变量取值组合有(D)种。

A．15

B．8C．7

D．131.随机存取存储器具有(A)功能。A.读/写B.无读/写C.只读D.只写32．N个触发器可以构成最大计数长度（进制数）为(D)的计数器。000001010011100101110111A.NB.2NC.N00000101001110010111011133．某计数器的状态转换图如下，其计数的容量为(B)A．八B.五C.四D.三34．已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为(C)。ABQn+1说明00Qn保持010置0101置111Qn翻转A．Qn+1＝AB.C.D.Qn+1＝B35．有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（A）。A．8.125VB.4VC.6.25VD.9.375V36．函数F=AB+BC，使F=1的输入ABC组合为(

D

)

A．ABC=000

B．ABC=010C．ABC=101

D．ABC=11037．已知某电路的真值表如下，该电路的逻辑表达式为(C)。A．B.C．D．ABCYABCY0000100000111011010011010111111138．四个触发器组成的环行计数器最多有(D)个有效状态。A.4B.6C.8D.1639.下列不属于数字逻辑函数的表示方法的是（B）。A.真值表B.占空比C.逻辑表达式D.逻辑图40.将（0.706）D转换为二进制数（0.101101001）B，两者的误差不大于（A）。A.2-10B.2-9C.2-8D.2-741.下列四个不同进制的无符号数中，其值最小的是（C）。A.（11001011）BB.（201）DC.（310）OD.（CA）H42.下列属于有权码的是（A）。A．2421码B.余3循环码C.格雷码D.ASCⅡ码43.下列函数中，是最小项表达式形式的是（A）。A.B.C.D.44.已知某逻辑电路对应的逻辑函数表达式为中，（）的变化可能造成该逻辑电路产生竞争冒险（）。A.A变量B.B变量C.C变量D.都不会

45.

函数F(A,B,C)=AB+BC+AC的最小项表达式为(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）46．8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（A）。A．111B.010C.000D.10147．十六路数据选择器的地址输入（选择控制）端有（C）个。A．16B.2C.4D.848．已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是(C)。A.11111101B.10111111C.11110111D.1111111149.一只四输入端或非门，使其输出为1的输入变量取值组合有(D)种。A．15

B．8C．7

D．150.已知逻辑函数与其相等的函数为（D）。A．B.C.D.51.一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。A.4B.6C.8D.1652．四个触发器组成的环行计数器最多有(D)个有效状态。A.4B.6C.8D.16

53．N个触发器可以构成最大计数长度（进制数）为(D)的计数器。A.NB.2NC.N2D.2N54、.请判断以下哪个电路不是时序逻辑电路（C）。A、计数器B、寄存器C、译码器D、触发器55、函数F=AB+BC，使F=1的输入ABC组合为(

D

)

A．ABC=000

B．ABC=010C．ABC=101

D．ABC=11056、要实现,JK触发器的J、K取值应为（B）。A．J=0，K=0B.J=1，K=1C.J=1，K=0D.J=0，K=157、在下列逻辑电路中，不是组合逻辑电路的有（A）。A.寄存器B.编码器C.全加器D.译码器58、欲使D触发器按Qn+1=Qn工作，应使输入D=（C）。A.0B.1C.QD.59、不与十进制数（53.5）10等值的数或代码为（C）。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)860.四个触发器组成的环行计数器最多有(D)个有效状态。A.4B.6C.8D.1661、函数F(A,B,C)=AB+BC+AC的最小项表达式为(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）62、已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为(C)。ABQn+1说明00Qn保持010置0101置111Qn翻转A．Qn+1＝AB.C.D.Qn+1＝B63、设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C）图。ABCD

64．逻辑函数F=AB+BC的最小项表达式为（c）。A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m765.ABABFABABA、F=ABB、F=A+BC、F=A⊕BD、F=66．的反函数为=（B）。（A）(B)(C)(D)67．下列表达式中不存在竞争冒险的有C。A.Y=+ABB.Y=AB+CC.Y=AB+ABD.Y=(A+)B68．用四选一数据选择器实现函数Y=，应使A。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=069．欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端B。A.J=Q,K=B.J=,K=QC.J=Q,K=1D.J=0,K=Q70．把一个八进制计数器与一个四进制计数器串联可得到D进制计数器。A.8B.4C.12D.3271．下列逻辑电路中为时序逻辑电路的是C。A.译码器B.加法器C.计数器D.数据选择器72．以下式子中不正确的是（C）a．1•A＝Ab．A＋A=Ac．d．1＋A＝173．已知下列结果中正确的是（C）a．Y＝Ab．Y＝Bc．Y＝A＋Bd．74．以下错误的是（B）a．数字比较器可以比较数字大小b．实现两个一位二进制数相加的电路叫全加器c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d．编码器可分为普通全加器和优先编码器75.当逻辑函数有n个变量时，共有D个变量取值组合？A.nB.2nC.n2D.2的n次方76．逻辑函数的表示方法中具有唯一性的是A。A.真值表B.表达式C.逻辑图D.以上都具有唯一性77．一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个。A.1B.2C.4D.1678．五个D触发器构成环形计数器，其计数长度为D。A.5B.10C.25D.32

79.表示十六进制数16个数码，需要二进制数码的位数是（B）。A．2位B.4位C.3位D.10位80.下列四个不同进制的无符号数中，其值最大的是（A）。A．二进制数11001011B.十进制数201C．八进制数310D.十六进制数CA81.逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是（B）。A．与门B.非门C.异或门D.同或门82下列函数中，是最小项表达式形式的是（A）。A.B.Y=ABC+ACDC.Y=ABC+BCD.83.二进制8421码0111对应的余3循环码为（C）。A.0100B.0101C.1111D.001184.已知某逻辑电路对应的逻辑函数表达式为中，哪个变量的变化可能造成该逻辑电路产生竞争冒险（A）。A.A变量B.B变量C.C变量D.D变量85.表1所示的某电路的真值表所代表的逻辑功能是（D）。表1某电路的真值表ABCYABCY00011001001010100100110001111111A．奇校验电路B.偶校验电路C.一位全加器D.一位数值比较器86.下列关于时序逻辑电路的特征，描述错误的是（D）。A．时序逻辑电路由组合电路和存储电路组成。B．时序逻辑电路的状态与时间有关。C．时序逻辑电路的输出信号由输入信号和电路的状态共同决定。D．时序逻辑电路中不含有具有记忆功能的元件。87.下列不属于触发器的描述方式是（D）。A.特性表B.特性方程C.状态图D.状态表88.在函数变换式中，用到的代数法是（B）。A.分配律B.吸收律C.交换律D.0-1律二、判断题（正确打√，错误的打×）1．逻辑变量的取值，１比０大。（X）。2．异或函数与同或函数在逻辑上互为反函数。（√）。3．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（√）。4．因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（X）5．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（√）6．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（X）7．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（√）8.“0”的补码只有一种形式。 （√ ）9.卡诺图中，两个相邻的最小项至少有一个变量互反。 （√ ）10.用或非门可以实现3种基本的逻辑运算。 （√ ）11.时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。（√ ）12.采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ）13.时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。 （√ ）14.一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。 （√ ）15.方波的占空比为0.5。（√）16.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）17．格雷码具有任何相邻码只有一位码元不同的特性。（√）18．八进制数（8）8比十进制数（8）10小。（X）19．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（√）20．全是由最小项组成的与-或式表达式，称最简与-或表达式。（X）21.在若干个逻辑关系相同的与-或表达式中，其中包含的与项数最少，且每个与项中变量数最少的表达式,称最小项表达式。（X）22..时序逻辑电路由组合逻辑电路和存储电路组成。（√）23.Mealy型时序电路：电路输出是输入变量与触发器状态的函数。（√）24.输出与输入有直接的关系、输出方程中含输入变量的是Moore型时序电路。（X）25.Moore型时序电路：电路输出仅仅是触发器状态的函数。（√）26.输出与输入没有直接的关系、输出方程中不含输入变量的是Mealy型时序电路。（X）27.RS触发器、JK触发器均具有状态翻转功能（X）28.构成一个7进制计数器需要3个触发器（√）29．八路数据分配器的地址输入（选择控制）端有8个。（X）30.因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（X）31.JK触发器的J=K=1变成T触发器。（√）32．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（√）33.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（√）34．时序电路不含有记忆功能的器件。（X）35．RS触发器的输出状态QN+1与原输出状态QN无关。（X）36．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（√）三、填空题1.逻辑代数又称为代数。最基本的逻辑关系有、、三种。常用的几种导出的逻辑运算为、、、、。2.逻辑函数的常用表示方法有、、。3.逻辑代数中与普通代数相似的定律有、、。摩根定律又称为。4.逻辑代数的三个重要规则是、、。5．逻辑函数F=+B+D的反函数=。6．逻辑函数F=A（B+C）·1的对偶函数是。7．添加项公式AB+C+BC=AB+C的对偶式为。8．逻辑函数F=+A+B+C+D=。9．逻辑函数F==。10．已知函数的对偶式为+，则它的原函数为。1．布尔与或非与非或非与或非同或异或2．逻辑表达式真值表逻辑图3．交换律分配律结合律反演定律4．代入规则对偶规则反演规则5．A（C+）6．A+BC+07．（A+B）（+C）（B+C）=（A+B）（+C）8．19．010．描述脉冲波形的主要参数有、、、、、、。数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。分析数字电路的主要工具是，数字电路又称作。在数字电路中，常用的计数制除十进制外，还有、、。常用的BCD码有、、、等。常用的可靠性代码有、等。幅度、周期、频率、脉宽、上升时间、下降时间、占空比时间、幅值、1、0逻辑代数、逻辑电路二进制、八进制、十六进制8421BCD码、2421BCD码、5421BCD码、余三码、格雷码、奇偶校验码

1.将二进制数(111001010.01001)2转换为十六进制数是。2.逻辑函数的表示方法有。3.数字系统中常用的各种数字部件，就其结构和工作原理可分为和两大类电路。4.常用的数字逻辑函数的化简方法有和。5.已知函数L(A,B,C,D)=，将函数L的最简与或表达式用2输入的与非门表示是。6.具有置0、置1、保持和翻转功能被称为全功能触发器的是触发器。7.图5为两个与非门交叉耦合构成的基本RS触发器，基本RS触发器具有置0、置1、保持和状态不定四种状态。当=，=时，该触发器处于置1状态。8.某同步时序逻辑电路的状态表如表2所示，若电路初始状态为B，输入序列X=011101，则电路图产生的输出响应序列为。表2状态表 图5基本RS触发器现态次态/输出X=0X=1AB/0C/1BC/1B/0CA/0A/19.已知某时序逻辑电路的激励信号为和，对应的状态方程Q1=。10.在图6所示的同步时序逻辑电路的状态图中，需要个触发器来实现对应的逻辑电路图，有个无效状态。同步时序逻辑电路的状态图1.(1CA.48)162.逻辑表达式、波形图、真值表和逻辑图3.组合逻辑电路和时序逻辑电路4.代数法和卡诺图法5.或（答案不唯一）6.JK7.0和18.1111009.10.3和5

1．对于JK触发器，若，则可完成（）触发器的逻辑功能。2．将10个“1”异或起来得到的结果是（）。3．基本逻辑运算有:（）、或运算和非运算。4．采用四位比较器对两个四位数比较时，先比较（）位。5．触发器按动作特点可分为基本型、（）、主从型和边沿型；6．两二进制数相加时，不考虑低位的进位信号是（）加器。7．不仅考虑两个本位相加，而且还考虑来自（）相加的运算电路，称为全加器。8．时序逻辑电路的输出不仅和该时刻输入变量的取值有关，而且还与（）有关。9．计数器按CP脉冲的输入方式可分为（）和异步计数器。11．一个JK触发器有二个稳态，它可存储（）位二进制数。12．把JK触发器改成T触发器的方法是（）。13．N个触发器组成的计数器最多可以组成（）进制的计数器。14．基本RS触发器的约束条件是（）。15.时序逻辑电路的输出不仅和该时刻输入变量的取值有关，而且还与（）有关。

1.T2.03.与运算4.最高5.同步型6.半7.低位的进位8该时刻的状态9.同步10.卡诺图11.112.J=K13.2N14.RS＝015.147

1．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。2．主从jk触发器解决了同步RS触发器的空翻现象。3．把JK触发器改成T触发器的方法是（J=K）。4．一位8421BCD码计数器至少需要（4）个触发器。5．用n片74VC161十六进制的计数器构成321进制的计数电路。则n=3。6．（2A4.7C6）、16=（001010100100.01111100011）27．D触发器的特征方程是。8．逻辑函数F=（A+BC）·1的对偶函数是F=A(B+C)+0。9．基本RS触发器的约束条件是_RS=1_。

1.将二进制数(111001010.01001)2转换为八进制数是。2.常用的数字逻辑函数的化简方法有和。3.已知函数L(A,B,C,D)的卡诺图如图1所示，函数L的最简与或表达式是。4.当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加1，得到。5.将逻辑表达式变换成，所用到的是逻辑代数基本定律中的定律。6.具有存储功能的两种逻辑单元电路为和。7.某同步时序逻辑电路的状态表如表2所示，若电路初始状态为C，输入序列x=000111，则电路图产生的输出响应序列为。8.在图2所示的同步时序逻辑电路的状态图中，需要个触发器来实现对应的逻辑电路图，有个无效状态。9.如将D触发器转换为JK触发器，则J=，K=。10.用74HC139和74HC138构成5线-32线译码器如图3所示，其中74HC139和74HC138的功能表如表3和表6所示。当输入信号B4B3B2B1B0=11000时，对应的译码输出信号L0-L31为低电平的输出信号是。1.(712.22)82.代数法和卡诺图化简法3.4.补码5.对偶定律或反演定律6.锁存器和触发器7.0011118.3,59.10.L24

1

定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（

231－1~－231）。

2

CPU中保存当前正在执行的指令的寄存器是（IR

），指示下一条指令地址的寄存器是（

PC），保存算术逻辑运算结果的寄存器是（

DR）和（

ACC）。

3

浮点加、减法运算的步骤是（对阶

）、（尾数相加减

）、（规格化

）、（舍入处理

）、（溢出判断

）。

4

对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（

CACHE）、（

主存）、（外存

）。

5

一个较完善的指令系统，应当有（数据传送

）、（

数据处理）、（数据存储

）、（

程序控制）四大类指令。

6

CPU从主存取出一条指令并执行该指令的时间叫（指令周期

），它通常包含若干个（机器周期

），而后者又包含若干个（节拍

）。

7

一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（

纯小数）和（纯整数

）两种表示方法。

8

在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线

）。就其所传送信息的性质而言，在公共通路上传送的信息包括（

数据总线）、（

控制总线）、（地址总线

）。9

计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言

）级、（高级语言

）级。

10

十进制数在计算机内有两种表示形式：（

字符串）形式和（压缩十进制

）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。

四、思考题1.逻辑代数与普通代数有何异同？2.逻辑函数的三种表示方法如何相互转换？3.为什么说逻辑等式都可以用真值表证明？4.对偶规则有什么用处？1．都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0和1两种，而普通代数不限，且运算符号所代表的意义不同。2．通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。3．因为真值表具有唯一性。4．可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。在数字系统中为什么要采用二进制？格雷码的特点是什么？为什么说它是可靠性代码？奇偶校验码的特点是什么？为什么说它是可靠性代码？1．因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。2．格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3．奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能出现的错误。五、下列的二进制数转换成十进制数（1）、1011，（2）、10101，（3）、11111，（4）、100001（1）（1011）2=（11）10（2）（10101）2=（21）10（3）（11111）2=（31）10（4）（100001）2=（33）10六、将下列的十进制数转换成二进制数（1）、8，（2）、27，（3）、31，（4）、100六、（1）（8）10=（1000）2（2）（27）10=（11011）2（3）（31）10=（11111）2（4）（100）10=（1100100）2七、完成下列的数制转换（1）、（255）10=（）2=（）16=（）8421BCD（2）、（11010）2=（）16=（）10=（）8421BCD（3）、（3FF）16=（）2=（）10=（）8421BCD（4）、（100000110111）8421BCD=（）10=（）2=（）16七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD（2）（11010）2=（1A）16=（26）10=（00100110）2（3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD（4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16八、完成下列二进制的算术运算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100八、（1）（1110）2（2）（101）2（3）（1000001）2（4）（11）2九、设：，，。已知A、B的波形如图所示。试画出Y1、Y2、Y3对应A、B的波形。图题九写出图各逻辑图的表达式。十、X=Y=Z=十一、已知真值表如表（a）、(b)，试写出对应的逻辑表达式。表题十一（a）表题十一(b)ABCYABCDY0000010100111001011101110110100100000001001000110100010101100111100010011010101111001101111011110000000100110111十一、a）Y=b)Y=十二、公式化简下列逻辑函数（1）、（2）、（3）、（4）、（5）、（6）、（7）、（8）、（9）、（10）、十二、(1)Y=A+B(2)Y=1(3)Y=(4)Y=AD(5)Y=A(6)Y=1(7)Y=A+B+C(8)Y=1(9)Y=(10)Y=十三、用卡诺图化简下列逻辑函数：（1）、Y（A，B，C）=Σm(0,2,4,7)(2)、Y(A,B,C)=Σm(1,3,4,5,7)(3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15)(4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15)(5)、(6)、(7)、Y（A,B,C）=Σm(0,1,2,3,4)+Σd(5,7)(8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15)十三、(1)Y=(2)Y=(3)Y=(4)Y=(5)Y=(6)Y=(7)Y=(8)Y=

１．用逻辑代数的基本公式和常用公式化简下列逻辑函数：解：２．证明下列异或运算公式。解：３．用卡诺图化简下列函数。解：分别将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。化简下列函数1）2）解：(1)(2)分析下图所示的同步时序电路写出触发器的输入激励表达式，输出表达式和状态转换表（或状态转换图）；说明该电路实现什么功能？000010001100010110011001100110101000110010111101解：(a) (b) X=0时，电路为四进制加法计数器； X=1时，电路为四进制减法计数器。

四分析下图所示的组合逻辑电路画出输出F对输入Z的定时关系图（假定输入X和Y都保持高电平，且每个门电路都有一个单位时间的延迟）；判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它。解：ZF(1)ZF(2)存在冒险XZXZYFF五设计并实现一位全减器电路实现D=A-B-C的功能，其中C是来自低位的借位信号，D是本位求得的差信号；电路还要产生向高位借位信号P。采用门电路实现该减法器电路（写出逻辑函数表达式，不做图）；解：CBADP0000000110010110110010011101001100111111六分析下面的电路，完成下面的问题根据电路，完成给定的时序图；画出其状态转换图或状态转换表。解：000001001010010011011100100001101010110000111000五．分析题1、分析如图所示组合逻辑电路的功能。1．1、写出表达式2、画出真值表3、当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。

设计题：一．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）。解：1、画出真值表2写出表达式 3画出逻辑图

二.今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。F表示警报信号，F=1表示报警，F=0表示不报警。根据题意义，列出真值表ABCF00000101001110010111011101111000由出真值表写出逻辑函数表达式，并化简画出逻辑电路图FFBCA11&=1≥1&

试画出图3所示时序电路的状态转换图，并画出对应于CP（图4所示）的Q1、Q0和输出Z的波形。设电路的初始状态为00图3图4解：该电路中各触发器的驱动方程分别为：该电路的状态方程和输出方程分别为：；；根据状态方程和输出方程课画出该电路的状态转换表和状态转换图，如下：电路的波形图如右：试分析图题四所示的时序电路（步骤要齐全）。图题四解：驱动方程：J0=，K0=1；状态方程：Q0n+1=J1=Q0n，K1=1；Q1n+1=Q0n状