第三章 逻辑门1

《数字电子技术基础》第三章

门电路高低电平的实现在数字电路中，输入输出都是二值逻辑，其高、低电平分别用“1”和“0”表示。而高、低电平的获得是通过开关电路来实现的，如三极管或MOS管电路组成。如图所示。其原理为：当开关S断开时，输出电压vo＝Vcc，为高电平“1”；当开关S闭合时，输出电压vo

＝

0，为低电平“0”。若开关由三极管或MOS管构成，则控制三级管或MOS管工作在截止和饱和状态，就相当开关S的断开和闭合。输出信号的高、低电平都允许有一定的变化范围3.1MOS管的开关特性

逻辑门（logicgate)是构成所有数字电路的基本单元电路。目前的数字电路用得最多的是CMOS电路和TTL电路。在CMOS电路中，采用金属-氧化物-半导体场效应三极管（Metal-Oxide-Semiconductor

FieldEffectTransistor）作为开关器件。在CMOS电路中利用了n沟道增强型MOS管和p沟道增强型MOS管特性的互补性，实现电路简单和电气特性突出的优点。CMOS电路的制作工艺在数字集成电路中得到广泛的应用。3.1MOS管的开关特性一、NMOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结NMOS管的基本开关电路在NMOS管漏极D和源极S间加上电源电压VDS，则漏极D和源极S之间就可以视为一个受栅极电位控制的开关了。当栅极VGS电压（VG-VS)处于低电平时，即VGS=0时，D--S之间不导通，NMOS管处于截止状态，漏极电流很小，可把D--S之间看作断开的开关；若栅极电压VGS足够高，使D-S间形成导电沟道（N型层）,NMOS管处于导通状态，D--S之间导通电阻很小，把D--S之间看作接通的开关。NMOS管当加+VDS时，VGS=0时，D-S间是两个背向PN结串联，iD=0；加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压NMOS管的基本开关电路VGS开启电压三、NMOS管的等效电路G=0时OFF，截止状态；G=1时ON，导通状态NMOS与PMOS高、低电平实现原理电路3.2CMOS门电路单开关电路功耗较大，目前出现互补开关电路（如CMOS门电路），即用一个管子代替图中的电阻，如图所示互补开关电路的原理

开关S1和S2受同一输入信号vI的控制，且S1和S2导通和断开的状态相反。当S1闭合时，S2断开，VO输出为高电平“1”；相反当S1断开时，S2闭合，VO输出为高电平“0”。

互补开关电路由于两个开关中总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用。3.2CMOS门电路

CMOS逻辑门电路是在TTL器件之后出现的，是应用比较广泛的数字逻辑器件。在功耗、抗干扰、带负载能力上优于TTL逻辑门，所以超大规模器件几乎都采用CMOS门电路，如存储器ROM、可编程逻辑器件PLD等DSDSGPMOSNMOSPMOSNMOS

MOS型集成门电路的类型PMOSCMOSNMOSUCCST2DT1AFNMOS管PMOS管CMOS电路3.2CMOS门电路SDUCCST2DT1uiuoui=0截止ugs2=

UCC导通u０=“１”*当ui=0时：uGS2=ui-uS2=-Ucc3.2CMOS门电路SDUCCST2DT1uiuoui=１导通截止u０=“０”*当ui=1时：uGS1=ui-uS1=Ucc3.2CMOS门电路DS3.2.1CMOS反相器的电路结构和工作原理

CMOS反相器电路右图为CMOS反相器的电路。其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管，它们构成互补对称电路。1.结构：SS

CMOS反相器电路3.2.1CMOS反相器的电路结构和工作原理当VI＝VIL＝0为低电平时，T2截止，T1管导通，输出电压为高电平，即2.工作原理：SS

CMOS反相器电路当VI＝VIH＝VDD为高电平时，T2导通，T1管截止，输出电压为低电平。即3.2.1CMOS反相器的电路结构和工作原理SSCMOS反相器的电压传输特性反相器电压传输特性是输出电压vo和输入vI之间的关系曲线，如图所示。并设

CMOS反相器的电压传输特性1.电压传输特性T1管导通，T2截止，输出电压为高电平，即CD段：输入高电平

CMOS反相器的电压传输特性T1管截止，T2导通，输出电压为低电平，即AB段：输入低电平CMOS反相器的电压传输特性CMOS反相器的电压传输特性T1、T2同时导通，若T1、T2参数完全相同，则*BC段：CMOS反相器的电压传输特性

*在数字电路中严格禁止出现的状态*3.2.1CMOS反相器的电路结构和工作原理

1.无论VI是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路。2.由于无论输入为低电平还是高电平，T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。2.特点：3.2.2CMOS与非门如图所示，T1、T3为两个并联的PMOS管，T2、T4为两个串联的NMOS管。

CMOS与非门当A=B=0时，T1和T3导通，T2和T4截止，Y＝1;当A=0B=1时，T1导通，T2截止，（T4导通，T3截止）Y＝1;当A=1B=0时，T3导通，T4截止，（T2导通，T1截止）Y＝1;当A=B=1时，T2和T4导通，T1和T3截止，Y＝0。Y=(AB)'3.2.2CMOS或非门如图所示，T1、T3为两个串联的PMOS管，T2、T4为两个并联的NMOS管。当A、B有一个为“1”时，T2、T4至少有一个导通，T1、T3至少有一个截止，故输出为低电平，Y＝0；A、B同时为“0”时，T2、T4同时截止，T1、T3同时导通故输出为高电平，Y＝1。Y=(A+B)'

CMOS或非门3.2.3三态输出的CMOS门电路如图所示，这是三态反相器，也称为输出缓冲器，输出的状态不仅有高电平、低电平，还有第三态－高阻态。这是CMOS三态门的电路及符号。低电平有效当EN'=0时，Y=A';当EN'=1时，Y=Z（高阻）三态门的用途地址总线和数据总线3.2.3漏极开路输出的门电路（OD门）OD门为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电路的输出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD（Open－DrainOutput）门结构和符号图为OD输出与非门电路结构图，其与非门和非门都是CMOS逻辑门，输出管为漏极开路的NMOS管。3.2.3漏极开路输出的门电路（OD门）工作原理在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图所示当A、B有一个为低电平，则TN截止，输出vo＝VDD2，为高电平；当A、B同时为高电平，则TN导通，输出vo＝0，为低电平。故输出输入的逻辑关系为Y=(AB)'。3.“线与”的实现普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现线与逻辑，其电路如图所示“线与”逻辑电路的接法“线与”的实现工作原理：当Y1、Y2有一个为低电平时，则为低电平；只有Y1、Y2同时为高电平，两个输出管同时截止，输出为高电平，Y和Y1、Y2为与的关系输出端逻辑式：Y=Y1Y2=(AB)'(CD)'=(AB+CD)';OD门的线与实现了与或非的逻辑功能。在使用OD门做线与时，一定外接上拉电阻RL。但RL的大小会影响驱动门输出电平的大小。RL上的压降不能太大，否则高电平会低于标准值；RL上的压降不能太小，否则低电平会高于标准值。故RL的取值要合适。3.2.4CMOS电路的电压、电流传输特性电压、电流传输特性*在数字电路中严格禁止出现的状态*3.2.4CMOS电路的电压、电流传输特性输入噪声容限CMOS门电路的电气特性和参数(74HC)1、直流电器特性和参数（静态特性）：电路处于VDD=5V稳定工作下的电压、电流特性。输入高电平VIH(min)3.5v和输入低电平VIL(max)1.5v输出高电平VOH(min)4.4v和输出低电平VOL(max)0.33v高电平输入电流VIH和低电平输入电流IIL高电平输出电流IOH和低电平输出电流IOL噪声容限VNH和VNL74HC/74HCT系列是高速CMOS逻辑（high-speedCMOSlogic)的简称。HC的工作电压2V-6V,HCT的工作电压为5V。2、开关电气特性和参数（动态特性）：电路在状态转换工程中的电压、电流特性。开关延迟时间tpd：CL越小越有利于减小tpd和改善输出电压波形。动态功耗：CL充放电和导通瞬间产生的瞬变功耗。-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

电路种类参数名称TTL电路系列和CMOS电路系列的参数3.3TTL门电路晶体三极管开关电路三极管替代开关双极型三极管的开关特性双极型三极管的开关特性当vI=VIH，为高电平时，使得iB>IBS=VCC/βRC，三极管处于饱和导通状态，输出vo＝VOL

＝Vces≈0,为低电平；当vI=VIL<VON(死区电压），为低电平时，使得三极管处于截止状态，输出vo＝VOH≈VCC,为高电平其中：硅管为0.1V-0.3V很小，为几十欧姆晶体三极管开关电路T稳态时若合理选择电路的参数，即当三极管截止时，发射结反偏，iC≈0，相当开关断开；当三极管饱和时，发射结正偏，vCE＝VCE（sat）≈0，相当开关闭合。阻值很小，忽略三极管开关状态下的等效电路截止状态饱和导通状态双极型三极管的基本开关电路特性曲线分三个部分放大区：条件VCE>0.7V,iB>0,iC随iB成正比变化，ΔiC=βΔiB。饱和区：条件VCE<0.7V,iB>0,VCE很低，ΔiC

随ΔiB增加变缓，趋于“饱和”。截止区：条件VBE=0V,iB=0,iC=0,c—e间“断开”。双极型三极管的基本开关电路只要参数合理：VI<=VIL时，T截止，VO=VccVI>=VIH时，T导通，VO=0三极管反相器三极管的基本开关电路就是非门 实际应用中，为保证 VI=VIL时T可靠截止，常在 输入接入负电压。

参数合理？VI<=VIL时，T截止，VO=VccVI>=VIH时，T饱和，VO=0TTL的电路结构和工作原理

TTL—Transistor-TransistorLogic(三极管－三极管逻辑），TTL逻辑门就是由双极型晶体三极管构成的逻辑门电路。TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74系列的宽。

54系列和74系列按工作速度和功耗可分：标准通用54/74系列、高速54H/74H（High-SpeedTTL）系列、肖特基54S/74S（SchottkyTTL）系列、低功耗肖特基54LS/74LS（Low-PowerSchottkyTTL）系列和先进74ALS系列（AdvancedLow-PowerSchottkyTTL）。不同系列的同一种逻辑门，结构上略有差异，目的是为了提高逻辑门的工作速度，降低功耗。T1导通T2截止T4导通T5截止D2导通vo＝VOH≈VCC

－IC2R2－2VON

≈3.4V输出为高电平

TTL反相器的电路0.9V3.4V0.2V当VI＝VIL＝0.2V时3.3.1TTL的电路结构和工作原理3.3.1TTL的电路结构和工作原理T1截止T2导通T4截止T5导通D2截止vo＝VOL≈VCE（sat）≈0.2V输出为低电平则输出和输入的逻辑关系为TTL反相器的电路当VI＝VIH＝3.4V时3.3.2TTL反相器的电压传输特性3.3.2TTL反相器的电压传输特性3.3.2TTL反相器的电压传输特性扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。G1门为驱动门，G2、G3

为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有扇出系数的计算IOLIIL3.3.2TTL反相器的静态输入特性和输出特性扇出系数的计算IOHIIH则取N＝min｛N1，N2}当输出为高电平时，设可带N2个非门，则有3.3.2TTL反相器的静态输入特性和输出特性

扇出系数的计算3.3.2TTL反相器的静态输入特性和输出特性已知74系列的反相器输出高低电平为VOH≥3.2V,VOL≤0.2V，输出低电平电流为IOL（max）＝16mA，输出高电平电流为IOH（max）＝0.4mA，输入低电平电流IIL＝－1mA，输入高电平电流IIH＝40μA，计算门G1可带同类门的个数。G1输出为低电平时，有N1=16；G1输出为高电平时N2=10。TTL与非门电路输入级倒相级输出级故：注意：1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；3.3.3其他类型的TTL门电路1.与非门如图TTL或非门的电路，其输出为TTL或非门的电路3.3.3其他类型的TTL门电路2.或非门与或非门电路如图所示，与或非门电路与或门相比，输入管T1和T

1都是多发射极的三极管，构成与门电路，其输出为3.3.3其他类型的TTL门电路3.与或非门异或门电路如图所示，则注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。异或门电路AB（A＋B）′3.3.3其他类型的TTL门电路4.异或门3.3.4三态输出和集电极开路输出的门电路三态门的用途TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图如图所示为OC门的电路和结构和符号，输出管的集电极开路3.3.4三态输出和集电极开路输出的门电路2.OC门的结构特点若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图所