第七章数字集成电路及其应用

第7章数字集成电路及其应用电工电子学(上)中国石油大学(华东)信息与控制工程学院电工电子学教学中心张勇2模拟信号：随时间连续变化的信号模拟信号数字信号电子电路中的信号正弦波信号t三角波信号t

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。第7章数字集成电路及其应用3

数字信号

不随时间连续变化的跃变信号。矩形脉冲信号t

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。数字电路比模拟电路有独特的优点。比如：抗干扰性好，确定性好，等。4脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低0+3V正脉冲0+3V负脉冲7.1数字电路基础7.1.1概述5脉冲幅度A脉冲上升沿tr

脉冲周期T脉冲下降沿tf

脉冲宽度tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波脉冲占空比D=tp

/T6产品自动计数系统示意图光源

光电转换放大电路整形电路计数器译码器显示器7

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门(Gate)就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑(Logic)关系(因果关系)，所以门电路又称为逻辑门电路。7.1.2基本逻辑运算和逻辑门

基本逻辑关系为“与”、“或”、“非”三种。

下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。8220V+-

设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：

F=A•B1.“与”逻辑运算和与门“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABFBFA状态表(真值表)91.电路2.工作原理输入A、B、C全为高电平“1”，输出F为“1”。输入A、B、C不全为“1”(有“0”)，输出F

为“0”。0V0V0V0V0V3V+U12VRDADCABFDBC3V3V3V0V00000010101011001000011001001111ABFC“与”门逻辑状态表0V3V

二级管与门电路103.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”F=ABC逻辑表达式：

逻辑符号：&ABFC00000010101011001000011001001111ABFC“与”门逻辑状态表11F&ABFABF000010100111应用举例AB12BF220VA+-2.或逻辑运算和或门

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

F=A+B或逻辑状态表000111110110ABF13二极管或门电路1.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABFC“或”门逻辑状态表3V3V-12VRDADCABFDBC2.工作原理输入A、B、C全为低电平“0”，输出F为“0”。输入A、B、C有一个为“1”，输出F

为“1”。143.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”F=A+B+C逻辑表达式：逻辑符号：ABFC>100000011101111011001011101011111ABFC“或”门逻辑状态表15≥1BAFABF000011101111应用举例=0163.“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：F=A状态表101AF0F220VA+-R1710截止饱和逻辑表达式：F=A“0”10“1”电路“0”“1”AF“非”门逻辑状态表逻辑符号1AFR1DR2AF+12V+3V钳位二极管18&ABCF逻辑符号F=A•B•CAFBC00001000101100011010111110000001全1出1，有0出0。11111101全1出0，有0出1。F=A•B•C与非逻辑函数表达式4.复合逻辑运算和复合门19F=A+B+C或非逻辑函数表达式AFBC00001001010111010011101101111111≥1ABCF逻辑符号全0出0，有1出1。00000001全0出1，有1出0。F=A+B+C20AFBC00011000010011000010101001101110与非逻辑状态表AFBC00011001010111010011101101111110或非逻辑状态表全0出1，有1出0全1出0，有0出1“与”、“或”、“非”是三种基本的逻辑关系，组合可构成复合逻辑运算。21或非全0出1，有1出0≥1ABCF异或相同出0，相异出1与非全1出0，有0出1&ABCFAB=1F同或相同出1，相异出0=1ABF227.1.3逻辑代数的基本运算规则和基本定律

逻辑代数（又称布尔Boolean代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。23基本的逻辑运算：从三种基本的逻辑关系，我们可以得到以下结论：0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=1241.逻辑代数基本运算规则:逻辑代数运算法则自等律0-1律重叠律非非律互补律

对应于三种基本逻辑关系，有三种基本逻辑运算逻辑乘、逻辑加和逻辑非。逻辑代数中其它的运算法则都是由这三种基本逻辑运算推导出来的。252.逻辑代数基本定律交换律普通代数不适用！证明:结合律分配律A+1=1

AA=A.26110011111100反演律列状态表证明：AB00011011111001000000

反演规则：将F中的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，则得到F的反函数。如：F=AB+AB

则F=(A+B)(A+B)27吸收律(1)A+AB=A(2)A(A+B)=A（3）（4）反演律28

吸收律原变量的吸收：(1)A+AB=A证明：A+AB=A(1+B)=A•1=A例如：被吸收29反变量的吸收：证明：例如：DCBCADCBCAA++=++被吸收

吸收律30吸收律(1)A+AB=A(2)A(A+B)=A（3）（4）冗余律31例：F=AB+AC将变为与非与非表达式解：用反演律F=AB+AC=AB+AC=ABAC32例:已知F=A+B+C+D+E，用与非门实现该逻辑功能。设只有四输入端与非门。解：F=ABCDE=ABCDE用与非门实现非逻辑方法33

7.1.4逻辑函数的化简和变换F=AB+AC=（A+C）（A+B）=ABAC与或表达式或与表达式与非与非表达式通过与、或、非等逻辑运算把各个逻辑变量联系起来就构成了逻辑函数式。多种不同的表达形式：34与或表达式或与表达式与非与非表达式分配律A+BC=(A+B)(A+C)证明：冗余律也可反证35逻辑图：把相应的逻辑关系用逻辑符号和连线表示出来。&AB&CA≥1FF=AB+AC36≥1AC≥1BA&

F=（A+C）（A+B）F37ABCAF&&&=ABACF也可由逻辑图写出逻辑关系38F=AB+AC=AB+AC+BC同一类表达式也不是惟一的，例如：化简获得最简单的与或表达式(1)乘积项最少(2)乘积项中的乘积因子最少法一：利用逻辑代数的运算规则化简法二：利用卡诺图方法进行化简。(了解)与或表达式与或表达式39例：化简40F=例：化简F=AB+AC+BCD冗余律吸收律41例反变量吸收提出AB=1提出A42？AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！437.2集成逻辑门与分立元件电路相比，集成门电路具有体积小、可靠性高、速度快、便于多级串接使用等优点。所以集成门电路被广泛采用。根据电路内部的结构，可分为TTL、CMOS等集成门电路。Transistor-TransistorLogic晶体管-晶体管逻辑的简称。CMOS

互补金属氧化物半导体的简称，核心部件为场效应管。44４输入２与非门74LS202输入4与非门74LS00要芯片注意缺口位置1.与非门7.2.1TTL门电路45+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门的内部结构（了解）悬空相当于高电平46输出低电平u0(V)ui(V)123UOH(3.6V)UOL(0.3V)传输特性曲线1234UIHUOffUILUOn输出高电平&+5Vuiu0测试电路与非门电压传输特性（了解）47(1)输出高电平UOH、输出低电平UOL

UOH2.4VUOL

0.4V便认为合格。

典型值UOH=3.6VUOL

=

0.3V。u0(V)ui(V)123UOH(3.6V)UOL(0.3V)1234UIHUOffUILUOn与非门主要参数（了解）48(2)输入高电平UIH、输入低电平UILUIH的典型值是3.6V,UIHmin=UOn=1.8VUOn该值称为开门电平。UIL的典型值是0.3V,UILmax=UOff=0.8VUOff该值称为关门电平。u0(V)ui(V)123UOH(3.6V)UOL(0.3V)1234UIHUOffUILUOn49u0(V)ui(V)123UOH(3.6V)UOL(0.3V)体现抗干扰能力1234UIHUOffUILUON低电平噪声容限:Uoff–UIL高电平噪声容限:UIH-UON（3）抗干扰容限50（4）扇出系数N:驱动同类门的个数10+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时例如：IIHmax=40A51（5）平均传输延迟时间tpdtuiotuoo50%50%tpHLtpLH平均传输时间52TTL的典型产品：（了解）74系列:0----70C民用54系列:-55----125C军用CT74H系列:高速系列CT74S系列:高速肖特基系列CT74LS系列:低功耗肖特基系列532.集电极开路门（OC门）集电极悬空无T3,T4+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC54+5VFR2R13kT2R3T1T5b1c1ABC应用时输出端要接一上拉负载电阻RLRLUCC&符号：P215图7.2.555功能表符号&ABFEN3.三态门(输出高电平、低电平、高阻状态)低电平有效（使能）功能表&ABF符号EN高电平有效（使能）56三态门应用：可实现用一条总线(BUS)分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B1同一时刻只允许一个三态门占用总线57常用的三态门集成电路是三态缓冲器（了解）74LS24412345678910201918171615141312111Y32Y1EN12Y41A42Y21A31A21A1GND1Y21Y4UCC1Y12A21Y32A32A4EN22A174LS244是双四位三态缓冲器，为20管脚封装，8只三态缓冲器，分成两组，每组四个共用一个输出允许控制信号EN。当EN=0时，对应的四个缓冲器的输出Y=输入A；当EN=1时，对应的四个缓冲器输出为高阻态。58CMOS反相器UCCST2DT1AFNMOS管PMOS管CMOS电路7.2.2CMOS门电路（选讲）CMOS为ComplementaryMetalOxideSemiconductor(互补对称金属氧化物半导体)的简称。59

CMOS与非门ABF+VDDTP2TP1TN2TN160

CMOS电路的特点１、静态功耗小。２、电源电压范围宽（318V）。5、集成度高，宜于实现大规模集成。

3、抗干扰能力强。4、扇出系数大。5061但是CMOS电路的延迟时间较大，所以工作速度低于TTL门电路。高速COMS电路HCOMS的工作速度接近于LSTTL电路的工作速度。在逻辑功能方面，CMOS门电路与TTL门电路是相同的。CMOS与TTL两大类门混合使用时，必须采用适当的接口技术。当CMOS电路的电源电压为5V时，它可以与低功耗TTL电路直接兼容。

627.2.3使用集成门注意事项1、多余输入端的处理。与非门的多余输入端应接高电平，或非门的多余输入端应接低电平。多余输入端接高电平时，TTL门可有三种处理方式：①悬空（但容易接受干扰，有时会造成电路的误动作；CMOS门不许输入端悬空，应接+UDD）。②直接接+UCC；③通过1～3KΩ电阻接+UCC；欲接低电平时，直接接地。当工作速度不高、驱动级负载能力富裕时，多余输入端均可与使用输入端并联。632.供电电源的选用。

TTL：5V，但不能超过5.5VCMOS:不超过电源电压极限值(一般3-18V)。4.输出端的连接

除OC门外，不得并联、接地或接电源。OC门输出并联称为“线与”，实现“与”逻辑。3.输入电压范围：-0.5UCC(UDD)+0.5V647.3组合逻辑电路逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入现时的输出除与现时输入有关外还与原状态有关657.3.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表技巧：先按从小到大顺序写输入，再写输出(4)分析逻辑功能分析步骤：已知逻辑电路确定逻辑功能66例：分析下图的逻辑功能。

&&&&ABF67真值表相同为“0”不同为“1”异或门异或关系=1ABFFF=AB68例：分析下图的逻辑功能。

&&&ABF1169真值表相同为“1”不同为“0”同或门同或关系F=A·B＋A·B=A

B=1ABFA

B=ABF=A·B＋A·B70设计方法：1.用集成门电路实现2.用中规模集成电路(MSI)实现3.用可编程逻辑器件(PLD)实现(了解)7.3.2组合逻辑电路设计给定逻辑要求实现该逻辑要求的最简单的逻辑电路设计711、逻辑赋值根据设计要求，列出真值表。设计步骤：3、用逻辑代数进行化简或变换。4、画逻辑图。2、根据真值表写出逻辑表达式。72例1:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量取“0”、“1”的含义。73

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”0111001010001101101001010011100110111000ABC

G1G274这里的与项又叫最小项。(2)由状态表写出逻辑表达式(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G2100011011、在状态表上找出输出为1的行；2、将这一行中所有自变量写成乘积项，当变量的真值为“1”时写为原变量，当变量的真值为“0”时写为原变量的反变量；3、将所有乘积项逻辑加，便得到逻辑函数表达式。至此，可根据逻辑表达式画出逻辑图75(4)用“与非”门构成逻辑电路AB&&&&G1C76ABG2C&&&&&77例2：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。首先确定逻辑变量取0、1的含义：A、B、C分别表示三人按键的状态，键按下时为“1”，不按时为“0”。F表示指示灯的亮灭，灯亮为“1”，不亮为“0”。逻辑要求：两个人（包括两个人）以上同意，指示灯亮。01110010101001010011100110111000ABC

F

(1)根据逻辑要求列状态表78(2)由状态表写出逻辑式(3)、化简逻辑式可得：(4)、用与非门实现逻辑函数至此，可根据逻辑表达式画出逻辑图79&&&&ABCF(5)画电路图80旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号。试画出满足上述要求的逻辑电路（用与非门实现）。设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。进站出站直快普快特快思考：81解：1、根据逻辑要求写出状态表A、B、C1—出站0—不出站YA、YB、YC1—亮0—灭ABCYAYBYC0000000010010100100110101001001011001101001111002、写逻辑表达式823、化简逻辑表达式并转换4、画出逻辑电路图837.3.3常用的中规模组合逻辑集成电路数据选择器编码器译码器加法器84

在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。使能端数据选择器数据分配器发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S数据选择控制数据分配控制1.数据选择器(多路开关)851）四选一数据选择器常用的MSI数据选择器(Multiplexer,简称MUX)有四选一数据选择器、八选一数据选择器输入数据输出数据使能端D0D1D2D3WEA1A0选择控制端86四选一MUX的功能表使能选通输出EA0A1W10000001100110D3D2D1D0

ED0D1D2D3A0A1WMUX逻辑符号4选1数据选择器输出逻辑函数8774LS153逻辑电路图（了解）4选1数据选择器74LS153(了解)882）八选一数据选择器ENWMUXA0A1A2D0D1D2D3D4D5D6D7逻辑符号101001010011100110111000D0D1D2D3D4D5D6D7×××0100000000功能表89

EN=1时，选择器禁止工作W=0；

EN=0时，选择器工作101001010011100110111000D0D1D2D3D4D5D6D7×××0100000000功能表90数据选择器的应用１）对多路数据进行选择２）实现逻辑函数91例:用四选一数据选择器，实现函数解：令A1＝A，A0＝B，可推出D1=D2=1,D0=D3=0（1）写出４选１数据选择器的输出函数（2）接线图技巧：选择控制端最好赋值为变量；数据输入端赋值为0或1，也可赋值为变量。取F=Y，比较92用４选１数据选择器实现逻辑函数（1）写出４选１数据选择器的输出函数（2）将F与Y比较，令A1=A，A0=B，F=Y等式左右两边相等得:93(３)接线图A1=A，A0=B，F=Y94数字系统的信息数值文字符号用若干位的0，1表示二进制代码编码2.编码器（了解）编码95为了分别表示N个信息，所需的二进制数的最小位数n：实现编码功能的逻辑电路称为编码器。96例：设计一个将8个输入信号编成二进制数码的编码器---8-3线编码器设八个输入信号为I1I8，低电平有效，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要逻辑赋值、列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。由n位二进制数表示2n个信号的编码电路。(1)二进制编码器97真值表98I1I2I3I4I5I6I7I8&&&F3F2F18-3编码器逻辑图F1+5V99(2)8-3线优先编码器（高位优先）其中I0～I7为信号输入端，Y2Y1Y0为编码输出端，S（E）端为使能控制端。输入和输出端全带逻辑非符号，表示该电路输入信号低电平有效，输出为三位二进制反码。

I4GNDY1S

E)Y2I7I6I5CT74148/CT5414891011121314151612345678UCCYSYEXI3I2I1I0Y0100YS为使能输出端，YEX为片选扩展输出端（了解）S(E)I0I1I2I3I4I5I6I7Y2Y1Y0YEXYS输入输出001111111111010

0111111110010

011111101010

01111100010

0111011010

011010010

01001010

0000011

1111101111111111110101(3)二---十进制编码器将十个状态（对应于十进制的十个数码）编制成BCD(Binary-Coded-Decimal)码。十个输入需要几位输出？四位输入：I0

I9。输出：F0

F3列出状态表如下：8421BCD编码102状态表称为10-4线编码器103CT74147/CT54147是10-4线优先编码器高位优先，反码输出例如：1043.译码器（了解）译码是编码的逆过程，即将某二进制数翻译成电路的某种状态。(1)二进制译码器将n种输入的组合译成2n种电路状态。也叫n—2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组电平信号10574LS139管脚图（了解）一片139中含两个2-4线译码器10674LS139的功能表输入端“—”表示低电平有效。输出端“—”表示反码输出。107例：利用2-4线译码器分时将外设数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线108总线译码器工作工作原理：(以A0A1=00为例)000总线2-4线译码器ABCD三态门三态门三态门三态门脱离总线数据全为“1”109(2)显示译码器二-十进制编码器显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。110显示器件：abcdefg常用的是半导体七段显示器件abcdef+5Vabcdefgg共阴极共阳极111半导体七段显示器件abcdfgabcdefg111111001100001101101e

112显示译码器：11474LS49A1A2BIA3A0eabcdfgUccGND74LS49的管脚图（了解）消隐控制端113功能表（了解）输入输出显示A3A0BIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。11474LS49与七段显示器件的连接：+5VbfacdegbfacdegBIA3A2A1A0+5V74LS49集电极开路，必须接上拉电阻115选择端AK四位二选一数据选择器

CT74157

+5Va～g七段译码器A、B、C、D1W～4WAE1D0～4D01D1～4D1

4744a～g七段译码器A、B、C、D1W～4WAE1D0～4D01D1～4D1

47448

温度数值（二组8421码）8

压力数值（二组8421码）七段显示器例：用一套显示器件分时显示温度压力显示部分框图1164.加法器11011001+举例：A=1101,B=1001,计算A+B011010011117可见：（1）二进制加法运算是逢二进一。（2）最低位是两个数相加，无来自低位的进位。称为半加。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。称为全加。（4）任何位相加都产生两个结果：本位和、向高位的进位。实现半加功能的电路称为半加器；实现全加功能的电路称为全加器。

118例：设计一个半加器。A---加数；B---被加数；S---本位和；C---进位。真值表119逻辑图逻辑符号=1&ABSC

ABCSCO120例：设计一个全加器。an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。121-1逻辑状态表122令：所以：-1123全加器逻辑符号逻辑图≥1Cn-1sncn

（A）an（B）bnCSCO

COanbncn-1sncn

CICO124应用举例：用两个全加器实现两位二进制数A2A1、B2B1相加。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C2串行进位C2D2D1结果是：125

集成加法器CT74183(双全加器)的管脚图(了解)114CT741831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGNDD1A2B2D2C2B1A1126其它组件：（了解）SN74H83---四位串行进位全加器。SN74283---四位超前进位全加器。1277.4集成触发器触发器输出有两种可能的状态：0、1；时序逻辑电路:输出状态不只与现时的输入有关，还与原来的输出状态有关；即，时序逻辑电路具有记忆功能。触发器是有记忆功能的逻辑部件。它是组成时序逻辑电路的基本逻辑单元按功能分类：R-S触发器、JK触发器、D触发器、T触发器等。1287.4.1R-S触发器&a&b反馈两个输入端两个输出端1.基本R-S触发器Q=1，称触发器处于1态或置位状态；Q=0，称触发器处于0态或复位状态129输入RD=0,SD=1时若原状态：输出变为：&a&b0(1)11(0)1010触发器置0或复位130输出变为：&a&b110结论：RD输入负脉冲或输入低电平0,只要保持

SD=1，使Q=0,RD称复位端131输入RD=1,SD=0时若原状态：（0）1（1）010101输出变为：&a&b触发器置1或置位132101输出变为：&a&b结论：SD输入负脉冲或输入低电平0,只要保持

RD=1，使Q=1,SD称置位端133输入RD=1,SD=1时若原状态：10111001输出保持原状态：&a&b134输入RD=1,SD=1时若原状态：输出保持原状态：01110110&a&b结论：输入RD=1,SD=1时，Q的状态不变，具有保持原状态的功能，可存放一位二进制数。135输入RD=0,SD=0时0011输出全是1当RD、SD由0同时变为1时，传输快的门输出变为0，另一个不能翻转。使得输出状态不确定。&a&b11136基本R-S触发器的功能表复位置位记忆功能说明137QQSDRD逻辑符号138总结1、触发器是双稳态器件，定义Q端状态为触发器的状态。只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。2、SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。1392.钟控RS触发器时钟脉冲信号&c&d&a&bCP直接置0直接置1140&c&d&a&bCPCP=0时011触发器保持原态141CP=1时&c&d&a&bCP&c&d&a&bCP注意：R、S同时为1，当CP由1变为0时，输出不确定142钟控RS触发器功能表Qn+1---下一状态，次态Qn---原状态，初态(原态)CP=1RDSDRSCQCP逻辑符号CP=0触发器保持原态这种触发器称为电平触发器143CPRSQ这种在同一时钟脉冲作用下引起的触发器状态的多次翻转现象称为空翻。时序图144功能表CP逻辑符号RDSDCQKJCPJ≠K时，Qn+1=JJ=K=0时，保持J=K=1时，翻转7.4.2JK触发器145时序图CPKJQ

保持

翻转同J端状态146

QK1K2K3J1J2J3RDQ

K

CJSD上升沿触发147

QK1K2K3J1J2J3RDQ

K

CJSDJ、K各有多个输入时J=J1·J2·J3K=K1·K2·K3下降沿触发

148功能表逻辑符号7.4.3D触发器RDSDDCQ上升沿触发149CPDQ例：画出D触发器的输出波形(时序图)。Q’前沿触发后沿触发150RDSDDCQ例分析图示电路的逻辑功能，并画出Q端的波形（假设初始状态为零）结论：来一个CP脉冲，Q端状态翻转一次，具有计数功能，称为T′触发器。二分频电路QC151QT

QRDK

CJSD

例分析图示电路的逻辑功能具有这种计数功能的触发器称为T触发器。T=0时，Q不变T=1时，来一个时钟脉冲下降沿，Q翻转。CPQ也是一个二分频电路152逻辑符号说明CQCQ后（下降）沿触发前（上升）沿触发153总结1、在应用触发器时，要特别注意触发方式，否则很容易造成整个数字系统工作不正常。2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。1547.4.4应用举例1.消抖动电路SRQ+UDDKR

SDRDQS1552.4人抢答电路（了解）

四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。这时其它按钮按下时不起作用。电路的核心是四D触发器74LS175。它的内部包含了四个D触发器，各输入、输出管脚图见下页。156CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零UCC公用清零公用时钟74LS175管脚图157+5VD1D2D3D4

CLRCP&1&2&3清零CP赛前先清零0输出为零发光管不亮158D1D2D3D4

CLRCP+5V&1&2&3清零CP1反相端都为11开启159D1D2D3D4

CLRCP&1&2&3清零CP+5V若有按钮被按下=1=000被封其它按钮按下没反应1607.5.1寄存器

寄存器是计算机的主要部件之一，用来暂时存放数据或指令。有数码寄存器和移位寄存器两种。7.5时序逻辑电路组合逻辑电路：任一时刻的输出仅取决于该时刻的输入，而与过去的输入输出无关。时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，而与过去的状态有关。数字逻辑电路根据其工作特点和结构的不同可分为两大类：1611.数码寄存器四位数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)WR（write)RD（read)1622.移位寄存器

所谓“移位”，就是在每个移位脉冲的作用下，寄存器所存各位数据，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器

和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)163

根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出电路结构：FFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出164QD3QQ3D2QD1QD0移位脉冲CPX串行输出Q1Q2Q0四位串入–并出的右移寄存器：D1＝Q2D2＝Q3D3＝XD0＝Q1XCPQ3Q1Q2Q0110001110001011010111110也可实现串入串出165VCCQAQBQCQDM1M0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入左移串行输入并行输入双向移位寄存器74LS194(了解)166VCCQAQBQCQDM1M0CP16151413121110913456782QAQBQCQDCPM1M0CLRLDCBARABCDRLCLRGND74LS1940111100011011直接清零保持右移(从QA向右移动)左移(从QD向左移动)并入CLRCPM1M0功能1677.5.2计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。0000计数器CPQ1Q0Q2Q30001001000110100010101100111100010011010101111001101111011110000二进制计数器1680000计数器CPQ1Q0Q2Q30001001000110100010101100111100010010000十进制计数器0000计数器CPQ1Q0Q2Q30001001000110100010101100111＊＊＊＊0000Ｎ进制计数器1690000计数器CPQ1Q0Q2Q30001001000110100010101100000加法计数器0000计数器CPQ1Q0Q2Q30110减法计数器010101000011001000010000170触发器触发器触发器触发器Q3Q2Q1Q0CP触发器触发器触发器触发器Q3Q2Q1Q0CP异步计数器同步计数器CCCCCCCC171分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)172

计数器一、分析用稳态触发器构成的时序电路（计数器）如：JK触发器、D触发器二、用各种类型的中规模集成计数器构成任意进制计数器会分析会设计173分析步骤：1）首先判断是同步还是异步；2）根据所给电路图写出各触发器输入端的逻辑表达式；3）根据逻辑表达式和触发器的逻辑功能，列写逻辑状态转换表。由初始状态开始分析，直至初始状态再次出现为止；4）说明计数器的功能，即是几进制数。一、用双稳态触发器构成的计数器174分析图示电路是几进制计数器。解：1）各级触发器的时钟来源不同，除第一级时钟脉冲输入端由外加计数脉冲控制外，其余各级时钟脉冲输入端与前一级的输出端相连。各触发器动作时刻不一致，是异步计数器。例如：1752）根据所给电路图写出各触发器输入端的逻辑表达式J2=K2=1J1=K1=1J0=K0=13）根据逻辑表达式和触发器的逻辑功能，列写逻辑状态转换表注意各触发器的动作时刻每来一个计数脉冲，Q０输出翻转一次；当Q０由１变０时，Q１输出翻转一次；当Q１由１变０时，Q2输出翻转一次。176J2K2J1K1J0K00001111110010011111110100101111110110111111111001001111111011011111111101101111111111111111110001111110010001772分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q217800010001100101010１1１01１１4）状态转移图5)综上分析，该电路为异步八进制（加法）计数器。179分析图示电路是几进制计数器。例：解：1）由图可见是一个同步计数器，CP下降沿触发。2）列写输入端的逻辑表达式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1180Q0：来一个CP，翻转一次；Q1：当Q0＝1时，来一个CP，翻转一次；Q2：只有当Q1Q0＝11时，来一个CP，翻转一次。分析：CP是下降沿触发181CPQ2nQ1nQ0nJ2K2J1K1J0K0Q2n+1

Q1n+1

Q0

n+1

Q1Q0Q1Q0Q0Q0

初态控制端次态000001010011100101110111001010011100101110111000000011001111000011111111000011001111000011111111123456783）列写状态转换表，分析其状态转换过程。1118200010001100101010１1１01１１４）状态转移图５）综上分析，该电路为同步八进制（加法）计数器。1831）CP同时加到触发器F0和F2的脉冲输入端，而F1的脉冲输入端与Q0相连，因而是异步计数器。分析图示电路是几进制计数器。例：解：2）写出输入端的逻辑表达式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

3）列写状态转换表，分析其状态转换过程184CPQ2nQ1nQ0nJ2K2J1K1J0K0Q2n+1

Q1n+1

Q0

n+1

初态控制端次态Q1Q0Q21111123450000010100111000111110111110111111111110111010010100111000004）检验其能否自动启动？另有三种状态101、110、111是否在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够自行启动。

111111101000

110011101010101011101010185结论：经检验，可以自动启动。0001000110010101011101115）状态转换图6）综上分析，上图电路为异步五进制（加法）计数器。186二-五-十进制计数器74LS90四位同步二进制计数器74LS161二、用中规模集成计数器构成任意进制计数电路187四位同步二进制加法计数器74LS161简化符号D3D2D1D0数据输入端Q3Q2Q1Q0数据输出端P、T计数控制端Co进位输出端CP脉冲出入端异步清零端同步置数端1881）只要CR＝0，不管有无CP及其他输入端的状态如何，计数器被直接置“0”，即Q3Q2Q1Q0=0000。异步清零：若，即输入低电平，不管其他输入端如何，触发器的输出全部为0，说明的优先级别最高。清零和时钟脉冲CP无关。（也称直接清零）1892）在CR=1的条件下，当LD=0时,电路处于置数状态。在CP↑的作用下,D3D2D1D0端所加的数据d3d2d1d0被并行送到计数器的Q3Q2Q1Q0端，使Q3Q2Q1Q0=d3d2d1d0。置数操作必须有CP的上升沿相配合，称为同步置数。1903）在CR=LD=1的条件下，当T=P=1时，电路实现计数功能，计数器的模值M=16，Q3Q2Q1Q0从0000计到1111。当计数器计到1111时，进位输出端CO

输出为1，其他状态时CO

输出为0。1914）在CR=LD＝1的条件下，只要P、T两端有一端为“0”，电路就不计数而进入保持状态。但注意，如果T＝0，则进位输出端CO

也为“0”。192如何用模值为N的中规模计数器构成模值为M的计数器？N>MN<M√×方法：（1）反馈置“0”法（2）反馈置数法193（1）反馈置“0”法（反馈复位法）

利用计数器的复位端（清零端）构成任意进制计数器。在一个大模值计数器的基础上，根据所要设计的计数器的模值M，从触发器的输出端引出状态反馈去控制计数器的复位端（清零端），强迫计数器停止当前计数并清零，以实现计数值从0到M-1的M进制计数器。

利用置零法组成任意进制计数器的方法：根据所要实现计数器的模值M，求出置零条件，置零条件等于模值M中为1的位所对应的各触发器输出端Q，通过一定的逻辑关系与清零端相连，如果是低电平置零，采用与非逻辑，高电平置零采用与逻辑。194000000010010001101000101011001111000100110101011（1100）用一片74LS161构成十六以内的任意进制计数器例：用74LS161构成十二进制计数器（反馈置0法）过渡态M=1100

注意：1100只是一个非常短暂的瞬态，它只起到置零的作用，应忽略它的状态输出。195(2)反馈置数法（或置位法，同步置数法）

置数法是通过给计数器重复置入某个数值的方法跳过MMAX－M个状态，从而得到模M计数器。方法一：利用计数器的输出代码进行反馈置数例：用74LS161构成十二进制计数器（反馈置数法）196<0000000100100011010001010110011110001001101010110000M-11&1若预置数为0，则反馈条件为M-1省略非门后反馈条件仍唯一时，可将非门省略197Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO11<1000100110101011110011011110111100000001001000111000&11若预置数不是0，则需按状态转换图找出反馈条件注意：不能省略两个非门19810100010001010110011110001001101010111100110111101111N=16-M方法二：利用计数器的进位输出信号Co进行反馈置数Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO11<199S92

Q374LS90

>CP1S91R01R02Q2Q1Q0>CP0二－五－十进制计数器74LS90功能简述：当S91=S92=1时，异步置