现代电工电子技术 课件 第12、13章 门电路与组合逻辑电路、触发器及时序逻辑电路

第十二章门电路与组合逻辑电路§12.1常用逻辑门电路

第12章门电路与组合逻辑电路§12.3组合电路的分析与设计§12.4常用组合逻辑电路§12.1常用逻辑门电路门电路的作用：实现逻辑关系的电子电路。主要类型：与门、或门、非门；与非门、或非门、异或门等门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。一般采用正逻辑负逻辑：高电位对应“0”；低电位对应“1”。在数字电路中，电压值为多少并不重要，只要能判断高低电平即可。100VVcc

V

V#一、概述开关元件二极管反向截止：开关接通开关断开三极管（C,E)饱和区：截止区：开关接通CEB开关断开

正向导通：CEB门(电子开关)满足一定条件时，电路允许信号通过

开关接通。开门状态：关门状态：条件不满足时，信号通不过

开关断开。#1、二极管与门FD1D2AB+12V逻辑函数(uD=0.3V)二、常用逻辑门电路逻辑变量

ABF000010100111&ABF逻辑符号真值表逻辑式F=AB#逻辑函数逻辑变量逻辑符号真值表逻辑式2、二极管或门FD1D2AB-12VuAuBuF1ABF

ABF000011101111F=A+B§12.1#3、三极管非门嵌位二极管R1DR2AF+12V+3VuAuF3V0.30V3.3逻辑变量逻辑函数逻辑符号1AF真值表A

F

0

1

1

0

逻辑式F=A§12.1#附:门电路的常见逻辑符号

与门

或门

非门

F=A•B

F=A+B&ABFABFABFABF1ABFABF+A1FAFAFAF除了基本的门电路以外，还有几种复合门电路新符号旧符号§12.1#

复合门电路:由基本门电路组合而成。

复合门与非门或非门与或非门异或门同或门与门+非门或门+非门与门+或门+非门常用不太常用复合门的符号？？§12.1#

复合门电路与非门逻辑符号逻辑式＆1ABF＆ABF或非门AB≥1F1ABF≥1＆＆1≥1ABCDF与或非门F=AB+CDF=AB＆≥1ABCDF=1ABF=AB+AB异或门同或门=1ABF=AB+AB§12.1参见教材#&ABF符号功能表三态门的符号及功能表&ABF符号功能表三态门电路使能端高电平起作用使能端低电平起作用E1E2E3公用总线０１０ABC工作时，E1、E2、E3分时接入高电平，将不同数据（A、B、C）分时送至总线。三态门主要作为TTL电路与总线间的接口电路。三态门的作用？？？§12.1#＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB与门或门非门与非门或非门与或非门异或门同或门常用的门&ABF三态门HOME复习§12.1#各种门可以有多个输入端三输入端与门三输入端或门&ABFC≥1ABFCF=ABCF=A+B+C

&ABFCF=ABCCF=A+B+C

≥1ABF还有很多，此处略……..§12.1#典型集成门电路的结构与特点以TTL与非门为例+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

结构特点：输入和输出端结构都采用了半导体晶体管，称之为:Transistor—TransistorLogic。即TTL电路一、结构#1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理三个PN结导通需2.1Vuo=5-uR2-ube3-ube4

3.4V

高电平！逻辑关系：任0则1#+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时逻辑关系：全1则0输入、输出的逻辑关系式：饱和uF=0.3V#三、TTL与非门的特点：3.由三极管构成，可以做成集成电路。1.只需一个工作电源(+5V)。2.输出典型值高电平为3.4V、低电平为0.3V。TTL与非门在使用时多余输入端的处理：接+5V。悬空（悬空视为“1”）输入端并联使用。

一般UOH2.4V

UOL

0.4V便认为合格。

阈值电压UT=1.4V当只有两个输入信号A、B时，

C为多余端&ABFC+5V#其它问题数字集成电路共分两大类：TTL电路CMOS电路Transistor—TransistorLogicCO-MetallicOxideSemiconductor（互补金属氧化物半导体）TTL电路CMOS电路工作速度高，带负载能力强；工作电源+5V；多余端可以悬空，悬空视为“1”。功耗低，抗干扰能力强；工作电源+3~18V；多余端不可以悬空。#

概述逻辑电路组合逻辑电路时序逻辑电路特点：输出只取决于当前的输入。组成：门电路，不存在记忆元件。特点：输出取决于当前的输入和原来的状态。组成：组合电路、记忆元件。#HOME给定逻辑图得到逻辑功能分析§12.3组合电路的分析与设计一、组合电路的分析1.由给定的逻辑图写出输出端的逻辑表达式。分析步骤：2.化简逻辑表达式。3.写出真值表（有时可略）。4.确定逻辑功能。#HOME例1：分析下图的逻辑功能。

&&&ABF同或门ABF001010100111真值表功能：当两个变量取值相同时，函数为1，取值不同时函数为0。#HOME§12.3例2：分析下图的逻辑功能。

&&&&ABF异或门功能：两变量相同时，F为“0”，两变量相异时，F为“1”#HOME§12.3例3：分析下图的逻辑功能。

特点：

M=1时选通A路信号；

M=0时选通B路信号。信号选通电路BMF&&&A1MABF00000011010001111000101011011111真值表#HOME§12.3设计：

给定逻辑功能画出逻辑图设计二、组合电路的设计1.首先指明变量取“0”“1”的含义。设计步骤：2.根据给定的逻辑要求，列出真值表。3.用卡诺图化简写出最简表达式。4.根据最简逻辑表达式画出逻辑电路。#HOME§12.3例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明变量取“0”“1”的含义。

A

B

C

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

真值表A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。HOME列出真值表3.用卡诺图写出最简表达式ABC0001111001BCABAC§12.34.根据逻辑表达式画出逻辑图。&1&&ABCFHOME需要三个与门，一个或门ABBCCA§12.3&&&&ABCF要求用与非门设计电路HOME将与或式转变为与非式：§12.3一、编码器1.二进制编码器二进制编码器的作用：将一系列信号状态转换成二进制代码。HOME§12.4常用组合逻辑电路所谓编码就是赋予选定的一系列二进制代码以固定的含义。n位二进制代码有2n种不同的组合，可以表示2n个信号。

编码器I0

I7Y0Y1Y28个信号3位二进制数例如8线-3线编码器§12.42.二—

十进制编码器二---十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位设输入低电平有效，则真值表如下：HOME输入十个状态二-十进制编码器F3I0

I9F0F1F2二进制代码§12.4

按此表达式设计一键控8421编码器10个按键分别是0~9作为输入，四位二进制码作为输出。

二-十进制编码器简化真值表#HOME§12.4+5VR0123456789&F3&F2&F1&F1000100100011010001010110011110001001键控编码器8421#HOME§12.4二、译码器1.二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码是编码的逆过程，即将某二进制翻译成电路的某种状态。

译码器Y0A0An-1Ym-1Y1二进制代码一组高低电平信号#HOME§12.4例：用与非门设计2-4线译码器。“–”表示低电平有效。真值表输入控制端输出&&&&A1A0#HOME§12.4输入控制端输出&&&&A1A0

A1

A0

1

X

X

1

1

1

1

0

0

0

0

1

1

1

0

0

1

1

0

1

1

0

1

0

1

1

0

1

0

1

1

1

1

1

0

2-4线译码器

74LS139的内部线路74LS139的功能表“–”表示低电平有效#§12.474LS139管脚图一片139种含两个2-4译码器#HOME§12.42.显示译码器二---十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga#HOME§12.4abcdfgabcdefg111111001100001101101e

七段显示器件的工作原理：#HOME§12.4真值表Fa同样，可求出Fb~FgABCD0001111000011110bcdefga#HOME§12.474LS48与七段显示器件的连接：bfacdegbfacdegBIDCBA+5V§12.4三、加法器例：A=1101,B=1001，计算A+B。11011001+011010011加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数、被加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现#HOME§12.41.半加器半加运算不考虑从低位来的进位。设：A---加数；B---被加数；S---本位和；C---进位。真值表#HOME逻辑图=1&ABSC∑ABCS逻辑符号CO§12.42.全加器：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。真值表#HOME§12.4逻辑符号逻辑图1anbncn-1sncns'=1=1&&#HOMEanbncn-1sncn∑CO2.全加器：§12.4第十二章结束＆≥1ABCDF&ABF≥1ABFA1F&ABFABF≥1=1ABF=1ABFF=ABF=A+BF=AF=ABF=A+BF=AB+CD=AB+AB=AB+AB与门或门非门与非门或非门与或非门异或门同或门常用的门&ABF三态门HOME复习#

第十二章习题解答HOMECMOS电路如图所示，已知输入信号的波形，试写出输出信号F的波形。A1FAF＆ABFFABHOME#&ABFCCMOS电路如图所示，已知输入信号的波形，试写出输出信号F的波形。≥1ABFAFABCBF#HOME49第十三章触发器及时序逻辑电路50第十三章触发器及时序逻辑电路§13.1RS触发器§13.2JK触发器§13.3D触发器§13.4触发器功能的转换§13.5寄存器§13.6计数器§13.7脉冲分配器51概述触发器的功能：形象地说，它具有“一触即发”的功能。在输入信号的作用下，它能够从一种稳态(0或1)转变到另一种稳态(1或0)。触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。触发器的分类：按功能分：有RS触发器、D型触发器、JK触发器、T型等按触发方式分：电平触发方式、主从触发方式和边沿触发方式52两个输入端§13.1RS触发器&G1&G2反馈两个输出端一、基本RS

触发器反馈正是由于引入反馈，才使电路具有记忆功能!输入有4种情况：00111001输出Q和Q互为相反逻辑所以只有两种状态：“0”态Q=0Q=1“1”态Q=1Q=0#RDSD53输入RD=0,SD=1时若原状态为“0”态：11001010输出仍保持“0”态：&a&b若原态为“1”态：01111010输出变为“0”态：置“0”！&a&bQ=0Q=1Q=0Q=1Q=0Q=1Q=1Q=0#§13.154输入RD=1,SD=0时若原状态：10101001输出变为：&a&b若原状态：00110101输出保持：&a&b置“1”！§13.155输入RD=1,SD=1时若原状态：10111001输出保持原状态：若原状态：01110110输出保持原状态：&a&b&a&b保持！§13.156输入RD=0,SD=0时0011输出：全是1注意：当RD、SD同时由0变1时,翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。&a&b基本触发器的功能表复位端置位端逻辑符号

Q保持原状态0110不定状态11011000RDSD§13.157QQRDSDabRDSD二、同步RS触发器cdRSCP“同步”的含义：RS触发器的动作与时钟CP同步。直接清零端直接置位端输出端输入端§13.1RS触发器直接清零端置位端的处理平时常为1平时常为1§13.1.258CP=0时011触发器保持原态CP=1时&a&b&c&dCP111&a&b&c&dCP11§13.1.259同步RS触发器的功能表简化的功能表Qn+1为新状态，Qn

为原状态逻辑符号RDSDRSCQ基本触发器的功能表

Q保持原状态0110不定状态11011000RDSD§13.1.260CP＝1时：主触发器打开，从触发器封锁三、主从RS触发器CP＝0时：主触发器封锁，从触发器打开动作特点：时钟下降沿触发F主F从QQR2S2CCPQQQ'Q'R1S1CCP§13.1RS触发器§13.1.3RDSDCQRS

功能表逻辑符号61§13.2JK触发器逻辑符号RDSDCQKJ功能表该触发器带有直接置位复位端下降沿触发例1：画出主从JK

触发器输出端波形图JK

Qn+1

00Qn11Qn01

0

10

1

CPJKQ62§13.3D触发器功能表例：画出D触发器的输出波形。CPDQ逻辑符号RDSDDCQ该触发器带有直接置位复位端上升沿触发6313.4触发器功能的转换一、T'触发器功能：每来一个脉冲，输出状态翻转一次，也叫计数器QQRSCCPQQ功能表RDSDCQT逻辑符号:二、T触发器CPQTT触发器的时序波形T'和T触发器64时序图J

QCPKJQ

保持T65JKQQCPQ2JKQQCPQ1CP例2：假设初始状态Qn=0，画出Q1和Q2的波形图Q1Q2•

看懂逻辑符号；•

熟练使用功能表。66原态为“0”原态为“1”Q=0Q=1Q=0Q=1Q=0Q=1Q=1Q=0#§13.1.1RDSD=10RDSD=01原态为“0”原态为“1”Q=0Q=1Q=0Q=1Q=0Q=1Q=1Q=01101010&a&b1010100111067

触发器课后习题6813-1

对于基本RS触发器，若输入波形如下，试分别画出原态为0和原态为1对应时刻的Q端和Q端波形tSDtRDQQ原态为001原态为1QQ106913-2试分析图示逻辑电路的功能，说明它是什么类型的触发器，画出它的逻辑符号。≥1≥1功能表Qn+100不定1110不定QnQnRDSD000110110000011101110011根据功能表，此为RS触发器逻辑符号DRDS#70Q#13-4主从型RS触发器各输入信号如下图所示，试画出Q端和Q端的波形。RDCPSRQ7113-5在下图所示输入信号激励下，试分别画出TTL主从型和CMOS边沿型JK

触发器Q端的波形，（触发器原态为0）CPJKTTL主从型CMOS边沿型QQ#7213-6在下图所示输入信号激励下，试画出D

触发器Q端的波形，（触发器原态为0）。#CPDQ7313-7

两个触发器的特性表如下表所示，试说明表中各项操作的含义，并指出它们各是什么类型的触发器。输入输出CPADRDSQn+1Qn+1↑00001↑10010↓φ00Qn

Qnφφ100

1φφ011

0φφ111

1遇上升沿，D=0时，Qn+1=0遇上升沿，D=1时，Qn+1=1遇下降沿，D无论什么，Qn+1不变无论其它输入如何,只要RD=1,Qn+1=0无论其它输入如何,只要SD=1,Qn+1=1当RD、SD同时为1,逻辑关系混乱逻辑符号RDSDDCQD触发器，上升沿触发，置位、复位端高电平有效7413-10

判断图示电路是什么功能的触发器，并写出其特性方程1&&≥1JKCPAQQAQAQ+AQAQAQn+1000110

11Qn（J=K）+AQAQ00111001可以看出，输出总是与输入A相同，显然是D触发器逻辑符号DCQ#特性方程：Qn+1=A7513-11

试画出Q1与Q2端的波形。从图中可看出：D1=Q2

，D2=Q1RDABRQ1Q1DQ2Q2DRABQ1Q276复位端置位端RDSDRSCQ

Q保持原状态0110不定状态11011000RDSD简化的功能表1.基本RS

触发器2.同步RS触发器77逻辑符号RDSDCQKJ功能表RDSDDCQ4.D触发器3.JK触发器785.T触发器6.T触发器QKJCPTQKJCP1T为0时，保持；T为1时，状态翻转计数功能7.D触发器QKJCPD179§13.5寄存器§13.6计数器§13.7脉冲分配器

第十三章时序逻辑电路作为重点！80时序电路的特点：具有记忆功能。时序电路的基本单元：触发器。概述§13.5寄存器81Q0Q1Q2CP§13.6计数器一、计数器功能的分析Q2CPQ1Q0RDCPQ2Q1Q0对应十进制数状态转换表波形图：00000100112010230113410045101561106711178000012345678通过分析可知该计数器为：8进制异步加法计数器如何知道是异步？脉冲不同时作用于各触发器，所以是异步方式工作。如何知道是几进制？看图：看表：到几归0就是几进制！如何知道是加法还是减法？看表：对应十进制数是递增的是加法！第一个脉冲过后例182§13.6计数器一、计数器功能的分析Q1Q0状态转换表：波形图：000011132102301140005113CP12345通过分析可知该计数器为：4进制异步减法计数器CPQ1Q0对应十进制数Q0CPRDQ1Q0例2异步计数器的特点：在异步计数器内部，触发器的触发信号不完全一样，即各个触发器状态变换的时间先后不一，故被称为“异步计数器”。83计数脉冲1.写出控制端的逻辑表达式J2=Q1Q0，K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

分析步骤：（法一）Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP§13.2计数器一、计数器功能分析例32.写出各触发器的状态方程逢CP（）逢Q0（）逢CP（）逢CP（）逢Q0（）逢CP（）3.填写状态转换表Q1Q2Q1Q00000010Q2Q0011200123011341004500005进制异步加法计数器CPQ2Q1Q0十进制数84Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CP000001111101111101111111111101110150000111111.写出控制端的逻辑表达式分析步骤：（法二）例3J2=Q1Q0,K2

＝1

J1=K1

＝1

J0=Q2

，K0

＝1

2.填写状态转换表1010010230114100012340CP

Q2

Q1

Q0

J2=K2=J1=K1=J0=K0=Q1Q01111Q2十进制数5进制异步加法计数器85Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP分析步骤：例42.填写状态转换表1.写出控制端的表达式J2=K2=Q1Q0J1=K1=Q0J0=K0=10011110000000011000011111111000011001111000011111111000011CPQ2

Q1

Q0

J2＝K2＝

J1＝K1＝J0＝1K0＝1Q1Q0Q1Q0Q0Q0十进制数001010011001110110111000012345670123456788进制同步加法计数器86计数器功能分析总结异步方式：波形图状态表同步方式：控制端方程状态表混合方式：状态方程控制端方程状态表Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPCPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&CP87ABCDPCPLDCrQCCQAQBQCQDTT1161二、用T1161构成任意进制计数器1.复位法例1用T1161构成M=12进制计数器。解：12对应的二进制码为QD

QC

QB

QA=1100用此码给计数器复位＆“1”“1”“1”脉冲输入端12进制计数器利用Cr端88ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脉冲输入端10进制7进制＆ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”＆脉冲输入端011110101.复位法1.复位法例2例389二、用T1161构成任意进制计数器2.置数法——状态译码置数法例4用T1161构成M=12进制计数器。ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脉冲输入端＆解：当输出为“M-1”即1011时，应送出一个有效置位信号，一旦第M个脉冲一到，计数器被置成0000。利用LD端12进制对M-1译码90ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脉冲输入端＆ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脉冲输入端＆9进制状态译码置数法例5例66进制状态译码置数法M-1=8=1000M-1=5=010191二、用T1161构成任意进制计数器2.置数法——进位输出置数法例7用T1161构成M=12进制计数器。ABCDPCPLDCrQCCQAQBQCQDTT1161“1”“1”“1”脉冲输入端1解：当第M

个脉冲来到时，应利用QCC送出一个有效置位信号，一旦第M+1个脉冲一到，计数器被置成16-M。利用LD端和QCC端12