嵌入式系统课件

嵌入式系统

1.嵌入式系统2.嵌入式处理器3.嵌入式操作系统嵌入式系统概述1.1嵌入式系统概述

经过几十年的发展，嵌入式系统已经在很大程度改变了人们的生活、工作和娱乐方式，而且这些改变还在加速。嵌入式系统具有无数的种类，每类都具有自己独特的个性。例如，MP3、数码相机与打印机就有很大的不同。汽车中更是具有多个嵌入式系统，使汽车更轻快、更干净、更容易驾驶。现实中的嵌入式系统

即使不可见，嵌入式系统也无处不在。嵌入式系统在很多产业中得到了广泛的应用并逐步改变着这些产业，包括工业自动化、国防、运输和航天领域。例如神州飞船和长征火箭中肯定有很多嵌入式系统，导弹的制导系统也是嵌入式系统，高档汽车中也有多达几十个嵌入式系统。在日常生活中，人们使用各种嵌入式系统，但未必知道它们。事实上，几乎所有带有一点“智能”的家电（全自动洗衣机、电脑电饭煲…）都是嵌入式系统。嵌入式系统广泛的适应能力和多样性，使得视听、工作场所甚至健身设备中到处都有嵌入式系统。现实中的嵌入式系统嵌入式系统的概念

目前，对嵌入式系统的定义多种多样，但没有一种定义是全面的。下面给出两种比较合理定义：从技术的角度定义：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。从系统的角度定义：嵌入式系统是设计完成复杂功能的硬件和软件，并使其紧密耦合在一起的计算机系统。术语嵌入式反映了这些系统通常是更大系统中的一个完整的部分，称为嵌入的系统。嵌入的系统中可以共存多个嵌入式系统。嵌入式系统示例——汽车控制系统马达控制器车灯嵌入式系统示例——汽车控制系统尾灯控制系统后车门控制系统前车门控制系统座椅控制系统发动器控制系统所有的控制系统都是一个完整的嵌入式系统嵌入式系统的未来

早在1990年之前，嵌入式系统通常是很简单的且具有很长的产品生命周期的自主设备。近些年来，嵌入式工业经历了巨大的变革。产品市场窗口现在预计翻番的周期狂热到6～9个月。全球重新定义市场的机会和膨胀的应用空间。互联现在是一个需求而不是辅助性的，包括用有线和刚刚显露头角的无线技术。基于电子的产品更复杂化。互联嵌入式系统产生新的依赖网络基础设施的应用。微处理器的处理能力按莫尔定律（Moore’sLaw）预计的速度在增加。该定律认为集成电路和晶体管个数每18个月翻一番。1.嵌入式系统2.嵌入式处理器3.嵌入式操作系统嵌入式系统概述简介

早期的嵌入式系统通常使用普通个人计算机（PC）中的通用处理器。近年来，随着大量先进的微处理器制造技术的发展，越来越多的嵌入式系统用嵌入式处理器建造，而不是用通用目的的处理器。这些嵌入式处理器可以大致分为以下几类：注重嵌入式处理器的尺寸、能耗和价格。应用于PDA等不注重计算的设备；注重嵌入式处理器的性能。应用于路由器等计算密集型的设备；注重嵌入式处理器的性能、尺寸、能耗和价格。应用于蜂窝电话等设备；1.2嵌入式处理器分类

嵌入式处理器可以分为以下几大类：嵌入式微处理器；嵌入式微控制器；嵌入式DSP处理器；嵌入式片上系统（SOC）。嵌入式微处理器

嵌入式微处理器的基础是通用计算机中的CPU。在应用中，将微处理器装配在专门设计的电路板上，只保留和嵌入式应用有关的母板功能，这样可以大幅度减小系统体积和功耗。为了满足嵌入式应用的特殊要求，嵌入式微处理器虽然在功能上和标准微处理器基本是一样的，但在工作温度、抗电磁干扰、可靠性等方面一般都做了各种增强。和工业控制计算机相比，嵌入式微处理器具有体积小、重量轻、成本低、可靠性高的优点，但是在电路板上必须包括ROM、RAM、总线接口、各种外设等器件，从而降低了系统的可靠性，技术保密性也较差。嵌入式微处理器及其存储器、总线、外设等安装在一块电路板上，称为单板计算机。如STD-BUS、PC104等。CPUROMRAM外设1外设2单板计算机嵌入式微控制器

嵌入式微控制器又称单片机，它是将整个计算机系统集成到一块芯片中。嵌入式微控制器一般以某一种微处理器内核为核心，芯片内部集成ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A、FlashRAM、EEPROM等各种必要功能和外设。为适应不同的应用需求，一般一个系列的单片机具有多种衍生产品，每种衍生产品的处理器内核都是一样的，不同的是存储器和外设的配置及封装。这样可以使单片机最大限度地和应用需求相匹配，功能不多不少，从而减少功耗和成本。和嵌入式微处理器相比，微控制器的最大特点是单片化，体积大大减小，从而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系统工业的主流。微控制器的片上外设资源一般比较丰富，适合于控制，因此称微控制器。嵌入式微控制器目前的品种和数量最多，比较有代表性的通用系列包括8051、P51XA、MCS-251、MCS-96/196/296、C166/167、MC68HC05/11/12/16、68300、数目众多ARM芯片等。目前MCU占嵌入式系统约70％的市场份额。复位部件看门狗部件晶振部件I/O部件中断部件ROM部件SRAM部件定时器部件CPU核嵌入式DSP处理器DSP处理器对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。嵌入式DSP处理器比较有代表性的产品是TexasInstruments的TMS320系列和Motorola的DSP56000系列。TMS320系列处理器包括用于控制的C2000系列，移动通信的C5000系列，以及性能更高的C6000和C8000系列。DSP56000目前已经发展成为DSP56000，DSP56100，DSP56200和DSP56300等几个不同系列的处理器。另外PHILIPS公司近年也推出了基于可重置嵌入式DSP结构低成本、低功耗技术上制造的R.E.A.LDSP处理器，特点是具备双Harvard结构和双乘/累加单元，应用目标是大批量消费类产品。嵌入式片上系统(SOC)

随着EDA的推广和VLSI设计的普及化及半导体工艺的迅速发展，在一个硅片上实现一个更为复杂的系统的时代已来临，这就是SystemOnChip(SOC)。各种通用处理器内核将作为SOC设计公司的标准库，和许多其它嵌入式系统外设一样，成为VLSI设计中一种标准的器件，用标准的VHDL等语言描述，存储在器件库中。用户只需定义出其整个应用系统，仿真通过后就可以将设计图交给半导体工厂制作样品。这样除个别无法集成的器件以外，整个嵌入式系统大部分均可集成到一块或几块芯片中去，应用系统电路板将变得很简洁，对于减小体积和功耗、提高可靠性非常有利。

SoC可以分为通用和专用两类。通用系列包括Infineon的TriCore、Motorola的M-Core、某些ARM系列器件、Echelon和Motorola联合研制的Neuron芯片等。专用SoC一般专用于某个或某类系统中，不为一般用户所知。一个有代表性的产品是Philips的SmartXA，它将XA单片机内核和支持超过2048位复杂RSA算法的CCU单元制作在一块硅片上，形成一个可加载JAVA或C语言的专用的SOC，可用于公众互联网如Internet安全方面。1.嵌入式系统2.嵌入式处理器3.嵌入式操作系统嵌入式系统概述1.3嵌入式操作系统概述

计算机系统由硬件和软件组成，在发展初期没有操作系统这个概念，用户使用监控程序来使用计算机。随着计算机技术的发展，计算机系统的硬件、软件资源也愈来愈丰富，监控程序已不能适应计算机应用的要求。于是在六十年代中期监控程序又进一步发展形成了操作系统(OperatingSystem)。发展到现在，广泛使用的有三种操作系统即多道批处理操作系统、分时操作系统以及实时操作系统。1.3嵌入式操作系统概述监控程序操作系统实时操作系统分时操作系统多道批处理操作系统

时间先后适用于多个用户共享系统资源适用于计算中心等较大的计算机系统适用于嵌入式设备和有实时性要求的系统中1.3嵌入式操作系统概述监控程序操作系统实时操作系统分时操作系统多道批处理操作系统

时间先后适用于多个用户共享系统资源适用于计算中心等较大的计算机系统适用于嵌入式设备和有实时性要求的系统中实时操作系统是我们介绍的重点1.3嵌入式操作系统实时操作系统的特点IEEE的实时UNIX分委会认为实时操作系统应具备以下的几点:异步的事件响应切换时间和中断延迟时间确定优先级中断和调度抢占式调度内存锁定连续文件同步

总的来说实时操作系统是事件驱动的，能对来自外界的作用和信号在限定的时间范围内作出响应。它强调的是实时性、可靠性和灵活性,与实时应用软件相结合成为有机的整体起着核心作用,由它来管理和协调各项工作,为应用软件提供良好的运行软件环境及开发环境。从实时系统的应用特点来看实时操作系统可以分为两种：一般实时操作系统和嵌入式实时操作系统。

一般实时操作系统应用于实时处理系统的上位机和实时查询系统等实时性较弱的实时系统，并且提供了开发、调试、运用一致的环境。

嵌入式实时操作系统应用于实时性要求高的实时控制系统，而且应用程序的开发过程是通过交叉开发来完成的，即开发环境与运行环境是不一致。嵌入式实时操作系统具有规模小(一般在几K～几十K内)、可固化使用实时性强(在毫秒或微秒数量级上)的特点

。1.3嵌入式操作系统基本概念

对基于芯片的开发来说，应用程序一般是一个无限的循环，可称为前后台系统或超循环系统。很多基于微处理器的产品采用前后台系统设计，例如微波炉、电话机、玩具等。在另外一些基于微处理器应用中，从省电的角度出发，平时微处理器处在停机状态，所有事都靠中断服务来完成。——前后台系统基本概念

中断服务程序处理异步事件，这部分可以看成前台行为，前台也叫中断级。时间相关性很强的关键操作一定是靠中断服务程序来保证的。

循环中调用相应的函数完成相应的操作，这部分可以看成后台行为，后台也可以叫做任务级。这种系统在处理的及时性上比实际可以做到的要差。ISRISRISRISR后台前台中断服务程序时间——前后台系统1.3嵌入式操作系统基本概念

操作系统是计算机中最基本的程序。操作系统负责计算机系统中全部软硬资源的分配与回收、控制与协调等并发的活动；操作系统提供用户接口，使用户获得良好的工作环境；操作系统为用户扩展新的系统功能提供软件平台。——操作系统硬件硬件驱动操作系统用户程序1.3嵌入式操作系统基本概念

实时操作系统是一段在嵌入式系统启动后首先执行的背景程序，用户的应用程序是运行于RTOS之上的各个任务，RTOS根据各个任务的要求，进行资源(包括存储器、外设等)管理、消息管理、任务调度、异常处理等工作。在RTOS支持的系统中，每个任务均有一个优先级，RTOS根据各个任务的优先级，动态地切换各个任务，保证对实时性的要求。——实时操作系统（RTOS）1.3嵌入式操作系统基本概念

多任务系统中，内核负责管理各个任务，或者说为每个任务分配CPU时间，并且负责任务之间的通信。内核提供的基本服务是任务切换。使用实时内核可以大大简化应用系统的设计，是因为实时内核允许将应用分成若干个任务，由实时内核来管理它们。内核需要消耗一定的系统资源，比如2％～5％的CPU运行时间、RAM和ROM等。内核提供必不可少的系统服务，如信号量、消息队列、延时等。——内核1.3嵌入式操作系统基本概念

调度是内核的主要职责之一。调度就是决定该轮到哪个任务运行了。多数实时内核是基于优先级调度法的。每个任务根据其重要程序的不同被赋予一定的优先级。基于优先级的调度法指CPU总是让处在就绪态的优先级最高的任务先运行。然而究竟何时让高优先级任务掌握CPU的使用权，有两种不同的情况，这要看用的是什么类型的内核，是非占先式的还是占先式的内核。——调度1.3嵌入式操作系统基本概念

非占先式内核要求每个任务自我放弃CPU的所有权。非占先式调度法也称作合作型多任务，各个任务彼此合作共享一个CPU。异步事件还是由中断服务来处理。中断服务可以使一个高优先级的任务由挂起状态变为就绪状态。但中断服务以后控制权还是回到原来被中断了的那个任务，直到该任务主动放弃CPU的使用权时，那个高优先级的任务才能获得CPU的使用权。——非占先式内核1.3嵌入式操作系统基本概念

当系统响应时间很重要时，要使用占先式内核。因此绝大多数商业上销售的实时内核都是占先式内核。最高优先级的任务一旦就绪，总能得到CPU的控制权。当一个运行着的任务使一个比它优先级高的任务进入了就绪状态，当前任务的CPU使用权就被剥夺了，或者说被挂起了，那个高优先级的任务立刻得到了CPU的控制权。如果是中断服务子程序使一个高优先级的任务进入就绪态，中断完成时，中断了的任务被挂起，优先级高的那个任务开始运行。——占先式内核1.3嵌入式操作系统基本概念

任务的优先级是表示任务被调度的优先程度。每个任务都具有优先级。任务越重要，赋予的优先级应越高，越容易被调度而进入运行态。——任务优先级1.3嵌入式操作系统基本概念

中断是一种硬件机制，用于通知CPU有个异步事件发生了。中断一旦被识别，CPU保存部分（或全部）上下文即部分或全部寄存器的值，跳转到专门的子程序，称为中断服务子程序（ISR）。中断服务子程序做事件处理，处理完成后，程序回到：1.在前后台系统中，程序回到后台程序；2.对非占先式内核而言，程序回到被中断了的任务；3.对占先式内核而言，让进入就绪态的优先级最高的任务开始运行。——中断前后台系统1.3嵌入式操作系统基本概念——中断ISR任务ISR非占先操作系统任务A任务B任务CISR占先操作系统任务A任务B任务C1.3嵌入式操作系统基本概念

时钟节拍是特定的周期性中断。这个中断可以看作是系统心脏的脉动。中断之间的时间间隔取决于不同应用，一般在10ms到200ms之间。时钟的节拍式中断使得内核可以将任务延时若干个整数时钟节拍，以及当任务等待事件发生时，提供等待超时的依据。时钟节拍率越快，系统的额外开销就越大。——时钟节拍1.3嵌入式操作系统使用实时操作系统的必要性

嵌入式实时操作系统在目前的嵌入式应用中用得越来越广泛，尤其在功能复杂、系统庞大的应用中显得愈来愈重要。在嵌入式应用中，只有把CPU嵌入到系统中，同时又把操作系统嵌入进去，才是真正的计算机嵌入式应用。使用实时操作系统主要有以下几个因素：嵌入式实时操作系统提高了系统的可靠性。提高了开发效率，缩短了开发周期。嵌入式实时操作系统充分发挥了32位CPU的多任务潜力。

1.3嵌入式操作系统实时操作系统的优缺点

优点：在嵌入式实时操作系统环境下开发实时应用程序使程序的设计和扩展变得容易，不需要大的改动就可以增加新的功能。通过将应用程序分割成若干独立的任务模块，使应用程序的设计过程大为简化；而且对实时性要求苛刻的事件都得到了快速、可靠的处理。通过有效的系统服务，嵌入式实时操作系统使得系统资源得到更好的利用。缺点：但是，使用嵌入式实时操作系统还需要额外的ROM/RAM开销，2~5%的CPU额外负荷，以及内核的费用。uClinux是一个完全符合GNU/GPL公约的操作系统，完全开放代码。uClinux从Linux

2.0/2.4内核派生而来，沿袭了主流Linux的绝大部分特性。它是专门针对没有MMU的CPU，并且为嵌入式系统做了许多小型化的工作。适用于没有虚拟内存或内存管理单元(MMU)的处理器，例如ARM7TDMI。它通常用于具有很少内存或Flash的嵌入式系统。它保留了Linux的大部分优点：稳定、良好的移植性、优秀的网络功能、完备的对各种文件系统的支持、以及标准丰富的API等。1.3嵌入式操作系统常见的嵌入式操作系统——嵌入式Linux1.3嵌入式操作系统常见的嵌入式操作系统

WindowsCE是微软开发的一个开放的、可升级的32位嵌入式操作系统，是基于掌上型电脑类的电子设备操作，它是精简的Windows95。WindowsCE的图形用户界面相当出色。WinCE具有模块化、结构化和基于Win32应用程序接口以及与处理器无关等特点。WinCE不仅继承了传统的Windows图形界面，并且在WinCE平台上可以使用Windows95/98上的编程工具（如VisualBasic、VisualC++等）、使绝大多数的应用软件只需简单的修改和移植就可以在WindowsCE平台上继续使用。

——WinCE1.3嵌入式操作系统常见的嵌入式操作系统——VxWorksVxWorks操作系统是美国公司于1983年设计开发的一种嵌入式实时操作系统（RTOS），是嵌入式开发环境的关键组成部分。良好的持续发展能力、高性能的内核以及友好的用户开发环境，在嵌入式实时操作系统领域占据一席之地。它以其良好的可靠性和卓越的实时性被广泛地应用在通信、军事、航空、航天等高精尖技术及实时性要求极高的领域中，如卫星通讯、军事演习、弹道制导、飞机导航等，甚至在1997年4月登陆火星表面的火星探测器上也使用到了VxWorks。1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统392.1ARM简介ARM公司简介ARM是AdvancedRISCMachines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC（精简指令集）处理器。公司的特点是只设计芯片，而不生产。它将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供服务。402.1ARM简介ARM公司简介将技术授权给其它芯片厂商形成各具特色的ARM芯片...412.1ARM简介RISC结构特性RISC是精简指令集计算机的缩写，其目标是设计出在高时钟频率下单周期执行，简单而有效的指令集。ARM内核采用RISC体系结构，因此具有RISC的结构特点：具有大量的通用存储器；独特的装载/保存（load-store）结构；简单的寻址模式;统一和固定长度的指令格式。422.1ARM简介

为了使ARM能够更好地满足嵌入式应用的需要，ARM体系结构还有以下特点：每条数据处理指令可同时包含算术逻辑单元（ALU）的运算和移位处理，实现ALU和移位器的最大利用；使用地址自增和自减的寻址方式优化程序循环；装载/保存指令对数据的批量传输，实现最大数据吞吐量;大多数指令的条件执行，实现最快速的代码执行。ARM体系结构432.1ARM简介常用ARM处理器系列ARM公司开发了很多系列的ARM处理器核，目前最新的系列是Cortex，而ARM6核以及更早的系列已经很罕见了。当前应用比较多的ARM处理器核系列有：ARM7ARM9ARM10EXscaleARM11CortexARM9E442.1ARM简介ARMCortex系列简介

基于ARMv7版本的ARMCortex系列产品由A、R、M三个系列组成，具体分类延续了一直以来ARM面向具体应用设计CPU的思路。ARMCortexA应用处理器（ApplicationProcessor

）系列R实时控制处理（RealTimeControl）系列M微控制器（MicroController）系列452.1ARM简介CortexTM-M3处理器简介

该处理器是首款基于ARMv7-M架构的处理器，采用了纯Thumb2指令的执行方式，具有极高的运算能力和中断相应能力。

Cortex-M3主要应用于汽车车身系统，工业控制系统和无线网络等对功耗和成本敏感的嵌入式应用领域。目前最便宜的基于该内核的ARM单片机售价为1美元。462.1ARM简介CortexTM-R4处理器简介

该处理器是首款基于ARMv7架构的高级嵌入式处理器，其主要目标为产量巨大的高级嵌入式应用系统，如硬盘，喷墨式打印机，以及汽车安全系统等等。CortexTM-R4F处理器简介

该处理器在CortexTM-R4处理器的基础上加入了代码错误校正(ECC)技术，浮点运算单元(FPU)以及DMA综合配置的能力，增强了处理器在存储器保护单元、缓存、紧密耦合存储器、DMA访问以及调试方面的能力。472.1ARM简介CortexTM-A8处理器简介

该处理器是ARM公司所开发的基于ARMv7架构的首款应用级处理器，其特色是运用了可增加代码密度和加强性能的技术、可支持多媒体以及信号处理能力的NEONTM技术、以及能够支持Java和其他文字代码语言的提前和即时编译的Jazelle@RTC技术。众多先进的技术使其适用于家电以及电子行业等各种高端的应用领域。482.1ARM简介ARM7系列简介

该系列包括ARM7TDMI、ARM7TDMI-S、带有高速缓存处理器宏单元的ARM720T和扩充了Jazelle的ARM7EJ-S。该系列处理器提供Thumb16位压缩指令集和EmbededICE软件调试方式，适用于更大规模的SoC设计中。

ARM7系列广泛应用于多媒体和嵌入式设备，包括Internet设备、网络和调制解调器设备，以及移动电话、PDA等无线设备。492.1ARM简介

该系列包括ARM9TDMI、ARM920T和带有高速缓存处理器宏单元的ARM940T。除了兼容ARM7系列，而且能够更加灵活的设计。

ARM9系列主要应用于引擎管理、仪器仪表、安全系统和机顶盒等领域。ARM9系列简介502.1ARM简介

该系列为含有DSP指令集的综合处理器，包括ARM926EJ-S、带有高速缓存处理器宏单元的ARM966E-S/ARM946E-S。其内核在ARM7处理器内核的基础上使用了Jazelle增强技术，该技术支持一种新的Java操作状态，允许在硬件中执行Java字节码。

ARM9E系列主要应用于下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。ARM9E系列简介512.1ARM简介ARM10E系列简介

该系列包括ARM1020E和ARM1020E处理器核，其核心在于使用向量浮点（VFP）单元VFP10提供高性能的浮点解决方案，从而极大提高了处理器的整型和浮点运算性能。可以用于视频游戏机和高性能打印机等场合。522.1ARM简介Xscale简介IntelXscale微控制器则提供全性能、高性价比、低功耗的解决方案，支持16位Thumb指令并集成数字信号处理（DSP）指令。主要应用于手提式通讯和消费电子类设备。531.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统54ARM7TDMI-S2.2ARM7TDMI简介ARM7TDMI是基于ARM体系结构V4版本的低端ARM核。其弥补了ARM6很难在低于5V电压下稳定工作的不足，还增加了后缀所对应的功能：支持高密度16位的Thumb指令集；支持片上调试；支持64位乘法；支持EmbededICE观察硬件；ARM7TDMI的可综合（synthesizable）版本（软核），对应用工程师来说其编程模型与ARM7TDMI一致；

注意：“ARM核”并非芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。552.2ARM7TDMI存储器的字与半字

从偶数地址开始的连续2个字节构成一个半字；以能被4整除的地址开始的连续4个字节构成一个字；

ARM指令的长度刚好是一个字，Thumb指令的长度刚好是一个半字。562.2ARM7TDMI

如果一个数据是从偶地址开始的连续存储，那么它就是半字对齐，否则就是非半字对齐；如果一个数据是以能被4整除的地址开始的连续存储，那么它就是字对齐，否则就是非字对齐。方式半字对齐字对齐地址……0x40020x4004…………0x40040x4008……特征Bit0=0其他位为任意值Bit1=0,Bit0=0其他位为任意值存储器的存储方式572.2ARM7TDMI三级流水线ARM处理器使用流水线来增加处理器指令流的速度，这样可使几个操作同时进行，并使处理和存储器系统连续操作，能提供0.9MIPS/MHz的指令执行速度。ARM7TDMI的流水线分3级，分别为：取指译码执行取指译码执行处理指令并将结果写回寄存器识别将要被执行的指令从寄存器装载一条指令

正常操作过程中，在执行一条指令的同时对下一条(第二条)指令进行译码，并将第三条指令从存储器中取出。

在ARM状态下，流水线上各指令的地址为：

在Thumb状态下，流水线上各指令的地址为：PCPC-4PC-8PCPC-2PC-4582.2ARM7TDMI三级流水线结构的指令执行顺序PC指令1指令2指令3指令4…………程序存储器PC-4PC-8PC+4周期1周期2周期3周期4周期5周期6取指译码执行取指译码执行取指译码执行取指译码执行周期2周期1周期3周期4

在第1个周期，PC指向指令1，此时指令1进入三级流水线的取指阶段。1

在第2个周期，PC指向指令2，此时指令1进入三级流水线的译码阶段，同时取出指令2。2

在第3个周期，PC指向指令3，此时指令1进入三级流水线的执行阶段，指令2进入译码阶段，取出指令3。3

在第4个周期，指令1执行完成，指令2和指令3流水线推进一级，同时开始指令4的取指处理。4处理器执行一条指令的三个阶段59

执行ADDPC,PC,#4指令后，PC的值为多少？2.2ARM7TDMI思考题ADDPC，PC，#4………………0x40000x40040x40080x400C地址指令PC取指译码执行PCPC-4PC-8ARM7的3级流水线ADD

程序计数器R15(PC)总是指向“正在取指”的指令，而不是指向“正在执行”的指令或“正在译码”的指令。

一般来说，人们习惯性约定将“正在执行”的指令作为参考点，则：PC值＝当前程序执行位置＋8

注：ARM状态时，每条指令为4字节长。PC指向0x4000地址，取指ADD指令。PC指向0x4004地址，译码ADD指令。PC指向0x4008地址，执行ADD指令，所以指令执行的结果为:PC=PC+4＝0x4008＋4＝0x400C。…………601.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统61CPU扫描链1扫描链1数据总线数据总线扫描链1扫描链2协处理器信号接口EmbeddedICE-RTTAP控制器EmbeddedICE-RT宏单元DBGTCKENDBGTMSDBGnTRSTDBGTDIDBGTDORDATA[31:0]WDATA[31:0]ADDR[31:0]TRANS[1:0]PROT[1:0]SIZE[1:0]WRITELOCKDBGRNG(0)DBGRNG(1)DBGEXT(1)DBGEXT(0)2.3ARM模块框图CPU协处理接口信号EmbedICE硬件仿真功能模块片上调试系统读写总线622.3ARM内核框图地址寄存器寄存器组31*32位寄存器（6个状态寄存器）地址增加器乘法器桶形移位器32位ALU写数据寄存器指令管线读数据寄存器Thumb指令译码器指令译码和控制逻辑ADDR[31:0]CLKCLENCFGBIGENDnIRQnFIQnRESETABORTLOCKWRITESIZE[1:0]PROT[1:0]TRANS[1:0]DBG输出DBG输入CP控制CP握手WDATA[31:0]RDATA[31:0]扫描调试控制632.3ARM功能框图ARM7TDMI-S处理器LOCKCLKCLKENnIRQnFIQnRESETCFGBIGENDDBGRQDMOREDBGINSTRVAILDDBGBREAKDBGACKDBGnEXECDBGEXT[1]DBGEXT[0]DBGENDBGCOMMTXDBGCOMMRXDBGRNG[0]DBGRNG[1]DBGTCKENDBGTMSDBGTDIDBGnTRSTDBGTDODBGnTDOENADDR[31:0]WDATA[31:0]RDATA[31:0]ABORTWRITESIZE[1:0]PROT[1:0]TRANS[1:0]CPnTRANSCPnOPCCPnMREQCPSEQCPTBITCPnICPACPB同步的扫描调试访问接口存储器接口存储器管理接口协处理器接口时钟中断总线控制仲裁调试641.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统652.4ARM处理器状态处理器状态ARM7TDMI处理器内核包含2套指令系统，分别为ARM指令集和Thumb指令，并且各自对应1种处理器的状态：ARM状态：32位，处理器执行字方式的ARM指令，处理器默认为此状态；Thumb状态：16位，处理器执行半字方式的Thumb指令。注意：两个状态之间的切换并不影响处理器模式或寄存器内容。662.4ARM处理器状态状态切换的一个例子地址最低位为0，表示切换到ARM状态

使用BX指令将ARM内核的操作状态在ARM状态和Thumb状态之间进行切换。ARM指令集Thumb指令集 CODE32 LDR R0,=Lable+1 BX R0 CODE16Lable MOV R1,#12 CODE16 LDR R0,=Lable BX R0 CODE32Lable MOV R1,#10地址最低位为1，表示切换到Thumb状态跳转地址标号执行完BX指令，处理器切换到Thumb状态，开始执行Thumb指令程序代码指令集关系

从ARM状态切换到Thumb状态的程序代码如下：

从Thumb状态切换到ARM状态的程序代码如下：执行完BX指令，处理器切换到ARM状态，开始执行ARM指令671.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统682.5ARM处理器模式简介ARM体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、管理模式、中止模式、未定义模式和系统模式。这样的好处是可以更好的支持操作系统并提高工作效率。ARM7TDMI完全支持这七种模式。69

除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。处理器模式说明备注

用户(usr)正常程序运行的工作模式不能直接从用户模式切换到其它模式特权模式系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权异常模式快中断(fiq)快速中断请求处理只有在FIQ异常响应时，才进入此模式中断(irq)中断请求处理只有在IRQ异常响应时，才进入此模式管理(svc)供操作系统使用的一种保护模式只有在系统复位和软件中断响应时，才进入此模式中止(abt)用于虚拟内存和/或存储器保护在ARM7内核中没有多大用处未定义(und)支持软件仿真的硬件协处理器只有在未定义指令异常响应时，才进入此模式处理器模式

这两种模式都不能由异常进入，想要进入必须修改CPSR，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。

这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。何时进入异常模式，具体规定如下：处理器复位之后进入管理模式，操作系统内核通常处于管理模式；当处理器访问存储器失败时，进入数据访问中止模式；当处理器遇到没有定义或不支持的指令时，进入未定义模式；中断模式与快速中断模式分别对ARM处理器2种不同级别的中断作出响应。701.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统712.6ARM内部寄存器简介

在ARM处理器内部共有37个用户可访问的寄存器，分别为31个通用32位寄存器和6个状态寄存器。ARM处理器共有7种不同的处理器模式，每种模式都有一组相应的寄存器组，最多可以18个活动的寄存器。72ARM状态各模式下的寄存器寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_scvR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR13_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR－SPSR_svcSPSR_abtSPSR_undSPSR_irqSPSR_fiq

所有的37个寄存器，分成两大类：31个通用32位寄存器；6个状态寄存器。73ARM状态各模式下可以访问的寄存器寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR－SPSR_svcSPSR_abtSPSR_undSPSR_irqSPSR_fiq74未分组的通用寄存器寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_scvR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR13_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR－SPSR_svcSPSR_abtSPSR_undSPSR_irqSPSR_fiq寄存器R0～R7为未分组的通用寄存器，它们在任何处理器模式都对应于相同的32位物理寄存器。第一类分组的通用寄存器寄存器R8～R12有两个分组的物理寄存器。一个用于除FIQ模式之外的所有寄存器模式，另一个用于FIQ模式。在发生FIQ中断后，处理器不必为保护寄存器而浪费时间，从而加速了FIQ的处理速度。第二类分组的通用寄存器寄存器R13、R14分别有6个分组的物理寄存器。1个用于用户和系统模式，其余5个分别用于5种异常模式。寄存器R13通常作为堆栈指针（SP），用于保存待使用的寄存器的内容。寄存器R14称为链接寄存器（LR），在结构上有两个特殊功能：当使用BL指令调用子程序时，返回地址将自动存入R14中；当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。程序计数器寄存器R15称为程序计数器（PC），它指向正在“取指”的指令。状态寄存器寄存器CPSR为当前程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。752.6ARM内部寄存器在Thumb状态各模式下实际访问的寄存器Thumb状态寄存器集是ARM状态集的子集，程序员可以直接访问的寄存器为：8个通用寄存器R0～R7；程序计数器（PC）；堆栈指针（SP）；链接寄存器（LR）；当前程序状态寄存器（CPSR）。76在Thumb状态各模式下的寄存器寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4,WR)R7SPR13R13_scvR13_abtR13_undR13_irqR13_fiqLRR14R14_svcR14_abtR14_undR13_irqR14_fiqPCR15状态寄存器CPSRCPSR未分组的通用寄存器第二类分组的通用寄存器在汇编语言中寄存器R0～R7为通用寄存器，对于任何处理器模式，它们中的每一个都对应于相同的32为物理寄存器。堆栈指针SP对应ARM状态的寄存器R13。每个异常模式都有其自身的SP分组版本，SP通常指向各异常模式所专用的堆栈。注意：在发生异常时，处理器自动进入ARM状态。链接寄存器LR对应ARM状态寄存器R14。注意：在发生异常时，处理器自动进入ARM状态。77ARM状态Thumb寄存器在ARM状态寄存器上的映射R0R1R2R3R4R5R6R7R8R9R10R11R12堆栈指针(R13)连接寄存器(R14)程序计数器(R15)CPSRSPSRR0R1R2R3R4R5R6R7堆栈指针(SP)连接寄存器(LR)程序计数器(PC)CPSRThumb状态Thumb状态R0～R7与ARM状态R0～R7相同；1Thumb状态CPSR(无SPSR)与ARM状态CPSR相同。5Thumb状态SP映射到ARM状态R13；2Thumb状态LR映射到ARM状态R14；3Thumb状态PC映射到ARM状态R15(PC)；4低端寄存器高端寄存器

在Thumb状态中，高端寄存器的访问是受到限制的，只有MOV、CMP和ADD指令可以对其访问，可以用于数据的快速暂存。78ARMThumbARMResetBXBXARM中断服务程序正常程序事件ARMARMISR1ISR2ISRn…状态切换过程异常发生进入退出

系统复位，自动切换到ARM状态。1

通过BX和BLX指令改变当前处理器模式，使之从ARM状态切换到Thumb状态。2

在Thumb状态下，正常程序执行时产生中断异常。3

处理器进入中断异常，自动的将模式切换到ARM状态。4

异常处理完毕，返回正常程序，此时处理器自动的将模式切换到Thumb状态。5

再次通过BX和BLX指令改变当前处理器模式，使之从Thumb状态切换到ARM状态。6

程序在正常运行的过程中，复位事件产生，导致系统复位。791.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统802.7当前程序状态寄存器简介ARM内核包含1个CPSR和5个仅供异常处理程序使用的SPSR。CPSR反映当前处理器的状态，其包含：4个条件代码标志(负标志N、零标志Z、进位标志C和溢出标志V)；2个中断禁止位(IRQ禁止与FIQ禁止)；5个对当前处理器模式进行编码的位(M[4:0])；1个用于指示当前执行指令的位(ARM指令还是Thumb指令)。812.7当前程序状态寄存器程序状态寄存器的格式NZCV——IM0M1M2M3M4TF—...313029282726876543210条件代码标志保留控制位溢出标志进位或借位扩展零负或小于IRQ禁止FIQ禁止状态位模式位NZCVIM0M1M2M3M4TF822.7当前程序状态寄存器条件代码标志各标志位的含义如下：负标志N：运算结果的第31位值，记录标志设置操作的结果；零标志Z：如果标志设置的操作为0，则置位；进位标志C：记录无符号加法溢出，减法无借位，循环移位；溢出标志V：记录标志设置操作的有符号溢出。83

警告：绝对不要强制改变CPSR寄存器中的控制位T。如果这样做，处理器将进入一个无法预测的状态。2.7当前程序状态寄存器控制位1、中断禁止控制位I和F；2、处理器状态位T；3、处理器模式位M0～M4。当控制位I置位时，IRQ中断被禁止；当控制位F置位时，FIQ中断被禁止。当控制位T置位时，处理器正在Thumb状态下运行；当控制位T清零时，处理器正在ARM状态下运行。M[4:0]模式可见的Thumb状态寄存器可见的ARM状态寄存器10000用户R0～R7,SP,LR,PC,CPSRR0～R14,PC,CPSR10001快速中断R0～R7,SP_fiq,LR_fiq,PC,CPSR,SPSR_fiqR0～R7,R8_fiq～R14_fiq,PC,CPSR,SPSR_fiq10010中断R0～R7,SP_irq,LR_irq,PC,CPSR,SPSR_fiqR0～R12,R13_irq,R14_irq,PC,CPSR,SPSR_irq10011管理R0～R7,SP_svc,LR_svc,PC,CPSR,SPSR_svcR0～R12,R13_svc,R14_svc,PC,CPSR,SPSR_svc10111中止R0～R7,SP_abt,LR_abt,PC,CPSR,SPSR_abtR0～R12,R13_abt,R14_abt,PC,CPSR,SPSR_abt11011未定义R0～R7,SP_und,LR_und,PC,CPSR,SPSR_undR0～R12,R13_und,R14_und,PC,CPSR,SPSR_und11111系统R0～R7,SP,LR,PC,CPSRR0～R14,PC,CPSR

注意：不是所有模式位的组合都定义了有效的处理器模式，如果将非法值写入M[4:0]中，处理器将进入一个无法恢复的模式。842.7当前程序状态寄存器保留位CPSR中的保留位被保留将来使用。当改变CPSR标志和控制位时，请确认没有改变这些保留位。另外，请确保您的程序不依赖于包含特定值的保留位，因为将来的处理器可能会将这些位设置为1或者0。851.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式ARM7体系结构6.ARM内部寄存器7.当前程序状态寄存器8.ARM体系的异常、中断及其向量表9.ARM体系的存储系统862.8ARM体系的异常异常简介

只要正常的程序流被暂时中止，处理器就进入异常模式。例如在用户模式下执行程序时，当外设向处理器内核发出中断请求导致内核从用户模式切换到异常中断模式。如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常。87异常入口/出口汇总

下表所示为异常返回地址值以及退出异常处理程序所推荐使用的指令。异常或入口返回指令返回地址SWIMOVSPC,R14_svcR14未定义的指令MOVSPC,R14_undR14预取中止SUBSPC,R14_abt,#4R14－4快速中断SUBSPC,R14_fiq,#4R14－4中断SUBSPC,R14_irq,#4R14－4数据中止SUBSPC,R14_abt,#8R14－8复位无－

注意：“MOVSPC,R14_svc”是指在管理模式执行MOVSPC,R14指令，同样类似的指令还有“MOVSPC,R14_und”、“SUBSPC,R14_abt,#4”等。882.8ARM体系的异常异常向量表地址异常进入时的模式进入时I的状态进入时F的状态0x00000000复位管理禁止禁止0x00000004未定义指令未定义IF0x00000008软件中断异常管理禁止F0x0000000C中止（预取）中止IF0x00000010中止（数据）中止IF0x00000014保留保留－－0x00000018IRQ中断禁止F0x0000001CFIQ快速中断禁止禁止注：表中的I和F表示不对该位有影响，保留原来的值。892.8ARM体系的异常异常优先级

当多个异常同时发生时，一个固定的优先级决定系统处理它们的顺序。优先级异常1复位2数据中止3FIQ4IRQ5预取指中止6未定义指令中止6软件中断异常优先级由高到低902.8ARM体系的异常异常的进入当一个异常导致模式切换时，内核自动的做如下处理：将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR；将CPSR的当前值保存到相应异常模式下的SPSR；设置CPSR为相应的异常模式；设置PC为相应异常处理程序的中断入口向量地址，跳转到相应的异常中断处理程序执行；用户模式SPSR异常模式CPSRR15(PC)R14(LR)R0~R13－BackAddrJumpAddrUserModeExceptionMode程序代码正常运行在用户模式下。912.8ARM体系的异常异常的进入当一个异常导致模式切换时，内核自动的做如下处理：将异常处理程序的返回地址（加固定的偏移量）保存到相应异常模式下的LR；将CPSR的当前值保存到相应异常模式下的SPSR；设置CPSR为相应的异常模式；设置PC为相应异常处理程序的中断入口向量地址，跳转到相应的异常中断处理程序执行；922.8ARM体系的异常异常的退出

当异常处理程序结束时，异常处理程序必须：返回到发生异常中断的指令的下一条指令处执行，即就是说将LR中的值减去偏移量后移入PC；将SPSR的值复制回CPSR；SPSR异常模式用户模式CPSRR15(PC)R14(LR)R0~R13－BackAddrCurrentAddrUserModeExceptionModeBackAddr－Off932.8ARM体系的异常异常的退出

当异常处理程序结束时，异常处理程序必须：返回到发生异常中断的指令的下一条指令处执行，即就是说将LR中的值减去偏移量后移入PC；将SPSR的值复制回CPSR；清零在入口处置位的中断禁止标志。942.8ARM体系的异常复位异常

当nRESET信号被拉低时，ARM处理器放弃正在执行的指令，等到nRESET信号再次变高时，处理器执行一下操作：强制M[4:0]变为b10011，系统进入管理模式；将CPSR中的标志位I和F置位，IRQ与FIQ中断被禁止；将CPSR中的标志位T清零，处理器处于ARM状态；强制PC从地址0x00开始对下一条指令进行取指；返回到ARM状态并恢复执行。952.8ARM体系的异常中断请求异常

只有当CPSR中相应的中断屏蔽位被清除时，才可能发生IRQ异常，中断请求（IRQ）异常由一个nIRQ输入端的低电平所产生的正常中断。注：中断异常产生时，中断异常模式下的R14保存的是PC的值。取指译码执行取指译码执行取指译码执行周期4周期5周期1周期2周期3PC-8指令1指令2指令3PC-4PC中断发生周期指令1的执行不会中断；异常程序结束时返回到指令2；进入中断服务程序时，指令3地址被保存在R14中。96

程序运行在用户模式下，当一个IRQ异常中断发生时，内核切换到“中断模式”，并自动的做如下处理：2.8ARM体系的异常进入IRQ异常模式R0~R12R13_usrR14_usrR15CPSR-R13_irqR14_irqSPSR_irqUSR模式IRQ模式2I=1,T=0,mod=irq3异常向量地址0x00184ISR代码将寄存器压栈51

将异常处理程序的返回地址保存到异常模式下的R14(R14_irq)中。1

用户模式的CPSR被保存到新的IRQ中断异常模式SPSR_irq中。2

修改CPSR，禁止新的IRQ中断产生，进入ARM状态，设置为IRQ模式。3

设置IRQ模式下的PC为IRQ异常处理程序的中断入口向量地址0x00000018。4

将IRQ中断异常模式的栈顶指针保存到R13_irq中，之后软件处理程序调用中断服务程序为中断源服务。597

从R13_irq中获取IRQ中断异常模式的栈顶指针。12.8ARM体系的异常退出IRQ异常模式R0~R12R13_usrR14_usrR15CPSR-R13_irqR14_irqSPSR_irqIRQ模式USR模式恢复CPSR2R14减4后为返回地址3ISR代码将寄存器出栈1

将SPSR_irq中的内容复制到CPSR。2

由于流水线的特性，将R14_irq指向的地址减去一个偏移量后存入R15(PC)，实现指令为：SUBSPC,R14_irq,#4

3

中断服务程序执行完毕后，系统将通过以下几步软件操作返回用户模式:982.8ARM体系的异常快速中断请求异常

快速中断请求(FIQ)适用于对一个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专用的寄存器可用来满足寄存器保护的需要（这可以加速上下文切换的速度）。不管异常入口是来自ARM状态还是Thumb状态，FIQ处理程序都会通过执行下面的指令从中断返回：SUBSPC,R14_fiq,#4

在一个特权模式中，可以通过置位CPSR中的F位来禁止FIQ异常。99系统模式FIQ模式程序寄存器组FIQ中断的例子“?”表示该位无关SPSR_fiqPCCPSRSPSRMODTFI...NZCVSYS100...？？？？R8～R12R8_fiq～R12_fiqLRLR_sysLR_fiqR0~R7SP_sysSP_fiqThumbThumb指令1指令2指令3BX指令BX指令ARMARMSYS100.????FIQ011...？？？？BackAddrJumpAddrJump10SYS100...？？？？JumpBackAddr-4Thumb不是一个完整的体系结构，不能指望处理器只执行Thumb指令而不支持ARM指令集。因此，Thumb指令只需要支持通用功能，必要时可以借助于完善的ARM指令集，比如，所有异常自动进入ARM状态。

在系统模式下运行用户程序，当前处理器处于Thumb状态，执行Thumb指令代码，同时处理器还允许IRQ和FIQ中断。

指令1的在执行过程产生了FIQ中断。

注：完成指令1的执行后才响应中断。FIQ中断相应过程中，硬件自动执行如下动作：将CPSR寄存器内容存入IRQ模式的SPSR寄存器置为F和I（禁止FIQ和IRQ中断）；清零T位（进入ARM状态）；设置MOD位，切换处理器模式至FIQ模式。将下一条的地址存入FIQ模式的LR寄存器，即指令3的地址。将跳转地址存入PC，即FIQ中断服务函数的入口地址，实现跳转。FIQ中断服务程序在ARM状态下执行现场保护等操作。FIQ中断服务程序使用BX指令，将处理器从ARM状态切换到Thumb状态，通过置位CPSR的T位实现。FIQ中断服务程序开始执行Thumb指令。FIQ中断服务程序使用BX指令，将处理器从Thumb状态切换到ARM状态，通过清除CPSR的T位实现。FIQ中断服务程序在ARM状态下执行恢复中断现场等操作。FIQ中断异常处理结束后，异常处理程序完成以下动作：将SPSR寄存器的值复制回CPSR寄存器；将LR寄存的值减去一个常量（FIQ异常为4）后复制到PC寄存器，跳转到被中断的用户程序（指令2的地址）。1002.8ARM体系的异常未定义的指令异常

未定义指令异常是内部异常中断，当ARM处理器遇到一条自己和系统内部任何协处理器都无法执行的指令时，就会发生未定义指令异常，从而进入中断处理程序，同时软件可使用这一机制通过仿真未定义的协处理器指令来扩展ARM指令集。在仿真失败的指令后，捕获处理器执行下面的指令：MOVSPC,R14_und1012.8ARM体系的异常中止异常

中止表示当前对存储器的访问不能被完成，这