第12章 触发器与时序逻辑电路

第12章触发器与时序逻辑电路12.1触发器12.2寄存器12.3计数器12.4555定时器及其应用12.1触发器概述它是具有记忆功能的逻辑单元。1、触发器的定义2、触发器的基本特征3）有两个互补输出端，分别用Q和Q表示。1）它有两个稳定的状态：0状态和1状态；2）在输入信号作用下，触发器的状态由原态（初态）Qn转变到新态（次态）Qn+1；按功能分为RS触发器、JK触发器、D触发器、T触发器等。3、触发器的分类按结构分为基本RS触发器、同步触发器、主从触发器和边沿触发器等。12.1.1RS触发器&D2&D1反馈两个输入端两个输出端1、基本RS触发器&D2&D1输入时输出为110001置0输入时&D2&D1001110输出为置1若原状态：输出保持：&D2&D100110111输入时&D2&D111001110若原状态：输出保持：保持输出全是10011&D2&D1输入时但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。禁止基本RS触发器的逻辑状态表逻辑符号输入约束总结1、触发器是双稳态器件，只要令，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2、时，使Q=1，称为“置位”或“置1”端。时，使Q=0，

称为“复位”或“清0”端。3、当同时由0变为1，输出状态不定。&D2&D1&D4&D3CP时钟信号2、同步RS触发器CP=0时110触发器保持原态&D2&D1&D4&D3CP&D2&D1&D4&D3CPCP=1时1工作情况与基本RS触发器相同同步RS触发器的逻辑状态表禁止保持置1置0输入约束主要特点（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变。（2）R、S之间有约束。逻辑符号同步RS触发器存在的问题当S、R同时由1变为0，输出状态不定。12.1.2JK触发器1、同步JK触发器&D2&D1&D4&D3CPcdJK触发器的功能（1）CP=0时触发器保持原态（2）CP=1时&D2&D1&D4&D3CPcd10101保持J=K=0时：J=1，K=0时：若，则&D2&D1&D4&D3CPcd01110000111置1101J=1，K=0时：若，则&D2&D1&D4&D3CPcd01111111000置1J=0，K=1时：若，则&D2&D1&D4&D3CPcd01100011111置0J=0，K=1时：&D2&D1&D4&D3CPcd01111100001置0若，则110J=1，K=1时：若，则翻转&D2&D1&D4&D3CPcd10111100011011J=1，K=1时：若，则翻转&D2&D1&D4&D3CPcd01000111111101同步JK触发器的逻辑状态表CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。为了解决空翻现象，可以采用主从方式触发的触发器。同步JK触发器存在的问题反相，不能同时工作R2S2CF从R1S1CF主2、主从JK触发器(1)电路结构CP110F主打开F从关闭输出到F主R2S2CF从CPR1S1CF主(2)工作原理JK11输出到F从0CPF主关闭F从打开0R2S2CF从R1S1CF主JK上升沿，输出到F主。下降沿，输出传递到F从，翻转完成。CPCP=1期间输入端控制信号不允许变化主从触发器在一个CP脉冲周期只能翻转一次。主从JK触发器的逻辑状态表逻辑符号RDSDCQKJCP下降沿翻转逻辑符号RDSDCQKJCP下降沿翻转逻辑状态表TT触发器12.1.3D触发器1.同步D触发器&D2&D1&D4&D3CPD（1）CP=0时触发器保持原态（2）CP=1时01001&D2&D1&D4&D3CP1D=1时：10110D=0时：D触发器逻辑状态表2、边沿D触发方式触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”。如果翻转发生在下降沿就叫“下降沿触发”。维持阻塞D触发器（上升沿触发）逻辑符号CQD上升沿触发逻辑状态表总结边沿触发抗干扰能力强，且不存在空翻，应用较广泛。维持阻塞D触发器逻辑符号CQD上升沿触发逻辑状态表时序逻辑电路的基本单元是触发器。时序逻辑电路任一时刻的输出不仅决定于该时刻的输入，而且还和电路原来的状态有关（即具有记忆性）。12.2寄存器若各触发器有统一的触发脉冲（时钟脉冲），称为同步时序电路，否则称为异步时序电路。触发器控制输入D触发器状态输出QCP输出Y组合电路存储电路..................输入X存储电路可以由多个触发器组成时序逻辑电路的结构常见的时序逻辑电路有寄存器、计数器、顺序脉冲发生器等。寄存器

寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，寄存器分为数码寄存器和移位寄存器两大类。Q3Q2Q1Q0&&&&QQDQQDQQDQQDD0D1D2D3CLR取数脉冲接收脉冲(CP)四位数码寄存器1、数码寄存器数码寄存器只能并行送入数据，只能并行输出。2、移位寄存器

所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器

和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出。FFFFFFFF串入－串出FFFFFFFF串入－并出（1）输入－输出方式FFFFFFFF并入－串出FFFFFFFF并入－并出设初始状态：

Q3Q2Q1Q0

＝1011（2）四位左移寄存器QQDQQDQQDQQD移位脉冲CP0串行输出321010110110

0110

110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初始状态Q3Q2Q1Q0

＝1011Q3Q2Q1Q0CP110100110011000100000000用波形图表示如下：（3）4位右移寄存器并行输出在存数操作之前，先用RD（负脉冲）将各个触发器清零。在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。12.3计数器

1）计数器的功能记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。2）计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。根据计数容量(或称模数)不同，分为二进制计数器、十进制计数器、N进制计数器等等。能够记忆输入脉冲个数的电路称为计数器。12.3.1异步二进制计数器的分析例1.三位二进制异步计数器。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲（1）写出各输入端的逻辑表达式分析步骤:CPQ0Q1Q2（2）用波形图表示状态转换关系在时钟脉冲的上升沿设初始状态（3）状态表CP十进制数

011171110621015310044011350102600117000081117b）计数从111开始到000结束，然后循环，所以称减法计数。a）各触发器间时钟不一致，所以称异步计数器；结论：优点：电路简单、可靠缺点：速度慢异步计数器的优缺点：12.3.2同步二进制计数器的分析例2.三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CPQ0：来一个CP的下降沿，翻转一次；Q1：当Q0＝1时，可随CP翻转；Q2：只有当Q1Q0＝11时，才能随CP翻转。分析步骤:（1）写出各输入端的逻辑表达式J2=K2=Q1Q0J1=K1=Q0J0=K0=1（2）列写状态转换表，分析其状态转换过程。40111111002001011010100000100130100010115100001101610101111071100011118111111000CPJ2=K2＝J1＝K1＝

J0＝K0＝Q1Q0Q0

原状态输入端

新状态1CPQ0Q1Q2（3）用波形图表示状态转换关系注意：各触发器均在CP的下降沿翻转。（1）电路计数循环由000到111，所以为八进制加法计数器。（2）各触发器的CP一致，所以为同步计数器。结论：12.3.3任意进制计数器的分析（1）写出输入端的逻辑表达式：J2=Q1Q0，K2＝1

J0=Q2，K0＝1

J1=Q0，K1＝1

Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP例3（2）用波形图表示状态转换关系CPQ0Q1Q2（3）状态表CP

000010112100301040015000（1）电路输出每5个状态为一次循环，所为五进制计数器。（2）各触发器间CP一致，所以为同步计数器。结论：例4RDQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0CPRRRQ1Q0（1）写出输入端的逻辑表达式：J0=Q2

，K0

＝Q2

J1=Q0

，K1

＝Q0J2=Q1，K2

＝

Q1（2）用波形图表示状态转换关系CPQ0Q1Q2（3）状态表CP

000010012011311141105100

6000六进制计数器12.3.4同步二进制加法计数器

构成方法:采用T触发器(边沿或主从）电路举例——同步4位二进制加法计数器（1）电路——计数脉冲——计数状态输出——进位输出输入端逻辑式:输出端逻辑式:（2）分析①.写出输入及输出端逻辑式CPQ3Q2Q1Q0T3T2T1T0QC000000001010001001102001000010300110111040100000105010100110601100001070111111108100000010910010011010101000010111011011101211000001013110100110141110000101511111111116000000010②.列出状态转换表00100011010000010000010000001010110100010101001101111000111111111101101000000000③.画出状态转换图Q4Q3Q2Q1QC

每输入16个计数脉冲计数器工作一个循环，并在输出端QC产生一个进位输出信号，所以又把这个电路叫十六进制计数器。00100011010000010000010000001010110100010101001101111000111111111101101000000000Q4Q3Q2Q1QC④.说明计数器功能Q0的输出的波形的频率是CP的1/2。Q1的输出的波形的频率是CP的1/4。Q2的输出的波形的频率是CP的1/8。Q3的输出的波形的频率是CP的1/16。二分频四分频八分频十六分频CPQ0Q1Q2Q3QC12345678910111213141516(3)实际电路举例——4位同步二进制加法计数器74LS161(T4161)

74LS161为中规模集成的4位同步二进