电工与电子技术课件：数字电路基础

数字电路基础9.1逻辑门电路9.2组合逻辑电路9.3触发器9.4时序逻辑电路9.1逻辑门电路

9.1.1数字逻辑基础

1.模拟信号和数字信号

电子电路中的信号可以分为两大类：模拟信号和数字信号。模拟信号——时间连续、数值也连续的信号。数字信号——时间上和数值上均是离散的信号。如电子表的秒信号、生产流水线上记录零件个数的计数信号等。这些信号的变化发生在一系列离散的瞬间，其值也是离散的。数字信号只有两个离散值，常用数字0和1来表示。注意，这里的0和1没有大小之分，只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。数字信号在电路中往往表现为突变的电压或电流，如图9.1所示。图9.1典型的数字信号该信号有两个特点：

（1）信号只有两个电压值，5V和0V。我们可以用

5V来表示逻辑1，用0V来表示逻辑0；当然也可以用0V来表示逻辑1，用5V来表示逻辑0。因此这两个电压值又常被称为逻辑电平。5V为高电平，0V为低电平。（2）信号从高电平变为低电平，或者从低电平变为高电平是一个突然变化的过程，这种信号又称为脉冲信号。

2.数制与编码

1）数制

（1）十进制：基本数码0、1、2、3、…、9，权为10i，任意十进制数用(R)10或十进制数后加英文字母D表示。十进制的任意数可以按权展开为

R=an·10n+an－1·10n－1+…+a1·101+a0·100

+a－1·10－1+a－2·10－2+…+a－m·10－m（2）二进制：基本数码0、1，权为2i，任意二进制数用(R)2或二进制数后加英文字母B表示。二进制的任意数其按权展开式为

R=an·2n+an－1·2n－1+…+a1·21+a0·20+a－1·2－1

+a－2·2－2+…+a－m·2－m

在数字系统中，除了常用的二进制数制外，还用到八进制、十六进制等。其与十进制之间的关系如表9.1所示。

2）不同数制之间的相互转换

（1）二进制转换成十进制。

例9.1将二进制数10011.101转换成十进制数。

解将每一位二进制数乘以位权，然后相加，可得

(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20

＋1×2－1＋0×2－2＋1×2－3

＝（19.625）D例9.2将十进制数23转换成二进制数。

解根据“除2取余”法的原理，按如下步骤转换：则（3）二进制转换成十六进制。

由于十六进制基数为16，而16＝24，因此，4位二进制数就相当于1位十六进制数。故可用“4位分组”法将二进制数化为十六进制数。例9.3将二进制数1001101.100111转换成十六进制数。

解（1001101.100111)B＝（01001101.10011100)B

＝（4D.9C)H

同理，若将二进制数转换为八进制数，可将二进制数分为3位一组，再将每组的3位二进制数转换成一位八进制即可。（4）十六进制转换成二进制。

由于每位十六进制数对应于4位二进制数，因此，十六进制数转换成二进制数，只要将每一位变成4位二进制数，按位的高低依次排列即可。

例9.4将十六进制数6E.3A5转换成二进制数。

解(6E.3A5)H＝(1101110．001110100101)B

同理，若将八进制数转换为二进制数，只需将每一位变成3位二进制数按位的高低依次排列即可。（5）十六进制转换成十进制。

可由“按权相加”法将十六进制数转换为十进制数。

例9.5将十六进制数7A.58转换成十进制数。

解(7A.58)H＝7×161＋10×160＋5×16－1＋8×16—2

＝112＋10＋0.3125＋0.03125

＝(122.34375)D

3）BCD码

由于数字系统是以二值数字逻辑为基础的，因此数字系统中的信息（包括数值、文字、控制命令等）都是用一定位数的二进制码表示的，这个二进制码称为编码。

二进制编码方式有多种，二-十进制码，又称BCD码，是其中一种常用的码。BCD码——用二进制代码来表示十进制的0～9十个数。要用二进制代码来表示十进制的0～9十个数，至少要用4位二进制数。4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十进制的0～9十个数。选哪10种组

合，有多种方案，这就形成了不同的BCD码。具有一定规

律的常用的BCD码见表9.2。

3.逻辑代数基础知识

1）逻辑代数的基本概念

逻辑代数又称布尔代数，是按一定逻辑规律进行运算的代数，它和普通代数一样有自变量和因变量。虽然自变量可用字母A，B，C，…来表示，但是只有两种取值，即0和1。这里的0和1不代表数量的大小，而是表示两种对立的逻辑状态。例如：用1和0表示事物的真与假、电位的高与低、脉冲的有与无、开关的闭合与断开等。这种仅有两个取值的自变量具有二值性，称为逻辑变量。普通代数中的函数是“随着自变量变化而变化的因变量”。同理，逻辑函数就是逻辑代数的因变量，它也只有0和1两种取值。如果逻辑变量A，B，C，…的取值确定之后，逻辑函数Y的值也被唯一确定，那么，我们称Y是A，B，C，…的逻辑函数，写为

Y=F（A，B，C，…）逻辑代数中的“与”、“或”、“非”三种基本运算反映了这种关系，对应的门电路有“与”门、“或”门、“非”门。门电路是一种具有多个输入端和一个输出端的开关电路，称为逻

辑门电路。门电路是数字电路的基本单元。（1）与运算。

只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。与逻辑模型电路如图9.2（a）所示，A、Ｂ是两个串联开关，Y是灯，用开关控制灯亮和灭的关系如表9.2（b）所示。如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，则得到如图9.2（c）所示的表格，称为逻辑真值表。其逻辑符号如图9.2（d）所示。在数字电路中能实现与运算的电路称为与门电路。

与运算可以推广到多变量：Y=A·B·C…。图9.2与逻辑运算（a）电路图；（b）真值表；（c）逻辑真值表；（d）逻辑符号（2）或运算。

或运算——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。或逻辑模型电路如图9.3(a)所示。或逻辑关系如图9.3(b)所示，真值表如图9.3(c)所示。或运算也称“逻辑加”。或运算的逻辑表达式为

Y=A+B

或逻辑运算的规律为：有１得１，全０得０。其逻辑符号如图9.3(d)所示。或运算也可以推广到多变量：Y=A+B+C+…。图9.3或逻辑运算(a)电路图；(b)真值表；(c)逻辑真值表；(d)逻辑符号（3）非运算。

非运算——某事情发生与否，仅取决于一个条件，而且是对该条件的否定，即条件具备时事情不发生；条件不具备时事情才发生。

例如图9.4（a）所示的电路，当开关A闭合时，灯不亮；而当A不闭合时，灯亮。其真值表如图9.4（b）所示，逻辑真值表如图9.4（c）所示。若用逻辑表达式来描述，则可写为：Y=A。在数字电路中实现非运算的电路称为非门电路，其逻辑符号如图9.4（d）所示。图9.4非逻辑运算（a）电路图；（b）真值表；（c）逻辑真值表；（d）逻辑符号（1）与非。

与非是由与运算和非运算组合而成的，如图9.5所示。图9.5与非逻辑运算（a）逻辑真值表；（b）逻辑符号（2）或非。

或非是由或运算和非运算组合而成的，如图9.6所示。图9.6或非逻辑运算（a）逻辑真值表；（b）逻辑符号（3）与或非。

把两个与门、一个或门和一个非门组合在一起，就构成了一个基本的与或非门，可实现简单的与或非逻辑运算。其逻辑符号如图9.7所示。与或非门的逻辑表达式为

Y=AB+CD图9.7TTL与或非门符号（4）异或。

异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。异或的逻辑真值表和相应逻辑门的符号如图9.8所示。图9.8异或逻辑运算（a）逻辑真值表；（b）逻辑符号

2）逻辑代数

逻辑代数和普通代数一样，有一套完整的运算规则，包括公理、定理和定律，用它们对逻辑函数式进行处理，可以完成对电路的化简、变换、分析与设计。

（1）逻辑代数的基本定律。

逻辑代数包括9个定律，其中有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。（2）逻辑函数式的常见形式。

一个逻辑函数的表达式不是唯一的，可以有多种形式，各种形式之间可以使用逻辑代数的基本定律互相转换。常见的逻辑式主要有5种形式，例如：9.1.2集成逻辑门电路

1.TTL与非门的基本结构及工作原理

1）TTL与非门的基本结构

逻辑门的输入级和输出级都是由晶体管构成的，并实现与非功能，所以称为晶体管-晶体管逻辑与非门，简称TTL与非门。图9.9是典型TTL与非门电路，它由三部分组成：输入级由多发射极管V1和电阻R1组成，完成与逻辑功能；中间级由V2、R2、R3组成，其作用是将输入级送来的信号分成两个相位相反的信号来驱动V3和V5管；输出级由V3、V4、V5、R4和R5组成，其中V5为反相管，V3、V4组成的复合管是V5的有源负载，完成逻辑上的“非”。图9.9TTL与非门电路

2）TTL与非门工作原理

（1）当输入端有低电平时（UiL=0.3V）。

在图9.9所示电路中，假如输入信号A为低电平，即UA=0.3V，UB=UC=3.6V（A=0，B=C=1），则对应于

A端的V1管的发射结导通，V1管基极电压UB1被钳位在UB1=UA+UbeA=0.3+0.7=1V。该电压不足以使V1管集电结、V2及V5管导通，所以V2

及V5管截止。由于V2管截止，UC2约为5V。此时，输出电压Uo=UoH≈UC2－Ube3－Ube4=5－0.7－0.7=3.6V，即输入有低电平时，输出为高电平。（2）当输入端全为高电平时(UiH=3.6V)。

假如，输入信号A=B=C=1，即UA=UB=UC=3.6V，V1管的基极电位升高，使V2及V5管导通，这时V1管的基极电压钳位在Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V。于是V1的三个发射结均反偏截止，电源UCC经过R1、V1的集电结向V2、V5提供基流，使V2、V5管饱和，输出电压

Uo为Uo=UoL=UCES5=0.3V，故输入全为高电平时，输出为低

电平。

2．TTL与非门的电压传输特性及主要参数

1）电压传输特性曲线

与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即Uo=f（Ui），它反映了电路的静态特性。图9.10为电压传输特性的测试电路，图9.11所示电压传输特性曲线，可分成下列四段：图9.10传输特性的测试方法图9.11TTL与非门的电压传输特性（1）AB段。输入电压Ui≤0.6V时，V1工作在深度饱和状态，UCES1＜0.1V，UB2＜0.7V，故V2、V5截止，V3、V4导

通，UO≈3.6V为高电平。与非门处于截止状态，所以把AB段称为截止区。（2）BC段。输入电压0.6V＜Ui＜1.3V时，0.7V≤

UB2＜1.4V，V2开始导通，V5仍未导通，V3、V4处于射极输出状态。随Ui的增加，UB2增加，

UC2下降，并通过V3、V4使UO也下降。因为UO基本上随Ui的增加而线性减小，故把BC段称为线性区。（3）CD段。输入电压1.3V＜Ui＜1.4V时，V5开始导通，并随Ui的增加趋于饱和，使输出UO为低电平,所以把CD段称为转折区或过渡区。

（4）DE段。当Ui≥1.4V时，V2、V5饱和，V4截止，输出为低电平，与非门处于饱和状态，所以把DE段称为饱和区。

2）几个重要参数

从图9.11TTL与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。

（1）输出高电平电压UOH：UOH的理论值为3.6V，规定输出高电压的最小值UOH（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压UOH。图9.11TTL与非门的电压传输特性（2）输出低电平电压UOL：UOL的理论值为0.3V，产品规定输出低电压的最大值UOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压UOL。

由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。（3）关门电平电压UOFF：输出电压下降到UOH（min）

时对应的输入电压。显然只要Ui＜UOFF，Uo就是高电压，所以UOFF就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用UIL（max）表示。从电压传输特性曲线上看

UIL（max）（UOFF）≈1.3V，产品规定UIL（max）=0.8V。（4）开门电平电压UON：输出电压下降到UOL（max）

时对应的输入电压。显然只要Ui＞UON，

Uo就是低电压，所以UON就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用UIH（min）表示。从电压传输特性曲线上看

UIH（min）（UON）略大于1.3V，产品规定UIH（min）=2V。（5）阈值电压Uth：决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Uth的值介于UOFF与UON之间，而UOFF与UON的实际值又差别不大，所以，近似为Uth≈UOFF≈UON。Uth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即Ui＜Uth，与非门开门，输出低电平；Ui＞Uth，与非门关门，输出高电平。Uth又常被形象化地称为门槛电压。Uth的值为1.3V～1.４V。（6）噪声容限UNL、

UNH：在实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。它是用来说明门电路抗干扰能力的参数。

3）TTL与非门产品介绍

部分常用中小规模TTL门电路的管脚及内部排列如图9.12所示。

74LS00是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚，引脚排列图如图9.12（a）所

示。74LS20内部含有2个4输入端与非门，引脚排列图如图9.12（b）所示。图9.1274LS00、74LS20管脚图9.2组合逻辑电路

所谓组合电路是指电路在任一时刻的输出状态都只取决于该时刻输入信号的组合，而与输入信号作用前的电路输出状态无关。从逻辑功能上看，在任何时刻，电路的输出状态仅仅取决于该时刻的输入状态，而与电路的前一时刻的状态无关。组合逻辑电路示意图如图9.13所示。图9.13组合逻辑电路示意图9.2.1编码器

1.二-十进制编码器

二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称10-4线编码器。最常见的是8421BCD码编码器，如图9.14所示。其中，输入信号I0～I9代表0～9共

10个十进制信号，输出信号Y0～Y3为相应的二进制代码。图9.148421BCD编码器由图9.14可以写出各输出逻辑函数式为根据逻辑函数式列出功能表，如表9.4所示。

2.优先编码器

优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的优先编码器有10-4线（如74LS147）、8-3线(74LS148)等。

74LS148是8-3线优先编码器，符号及管脚排列如图9.15所示，逻辑功能表见表9.5。图9.1574LS148符号图和管脚排列图(a)符号图；(b)管脚排列图图9.15中，小圆圈表示低电平有效，各引脚功能如下：I0~I7为输入信号端，低电平有效，且I7的优先级别最高，I0的优先级别最低。Y0~Y3是三个编码输出端。

EI是使能输入端，低电平有效。当EI=0时，电路允许编码；当EI=1时，电路禁止编码，输出均为高电平。

EO和CS为使能输出端和优先标志输出端，主要用于级联和扩展。9.2.2译码器

1.二进制译码器（变量译码器）

二进制译码器有n个输入端（即n位二进制码）、2n个输出线。74LS138为常用的3位输入-8路输出二进制译码器。图9.16所示为74LS138的符号及管脚排列图，其逻辑功能表如表9-6所示。图9.1674LS138的符号及管脚排列图(a)符号图;(b)管脚排列图表9.674LS138逻辑功能表

2.显示译码器

显示译码器常见的是数字显示电路，它通常由译码器、驱动器和显示器等部分组成。

1）数码显示器

数码显示器按显示方式有分段式、字形重叠式、点阵式。图9.17所示的七段数码显示器是数字电路中使用最多的显示器，它有共阳极和共阴极两种接法。图9.17七段数码显示器共阳极接法如图9.18(a)所示，各发光二极管阳极连接在一起，当阴极接低电平时，对应二极管发光。图9.18(b)所示为发光二极管的共阴极接法，共阴极接法是各发光二极管的阴极共接，当有阳极接高电平时，对应二极管发光。图9.18七段数码显示器的两种接法(a)共阳极接法；(b)共阴极接法

2）译码驱动器

如图9.19所示为译码驱动器74LS48的管脚排列图，74LS48用来驱动共阴极接法的数码显示管。

表9.7为74LS48的逻辑功能表，它有三个辅助控制端

LT、BI/RBO和RBI。图9.1974LS48的管脚排列图9.2.3数据选择器

数据选择器又称多路选择器(MUX)，其框图如图9.20所示。它有n位地址输入、2n位数据输入、1位输出，每次在地址输入的控制下，从多路输入的数据中选择一路输出，其功能类似于一个单刀多掷开关，如图9.21所示。常用的数据选择器有2选1、4选1、8选1和16选1等。图9.20数据选择器框图图9.21数据选择器功能示意图

74LS151是一种典型的数据选择器。如图9.22所示是74LS151的管脚排列图。它有三个地址端A2A1A0。可选择D0～D7八个数据，具有两个互补输出端W和W。其功能如表9.8所示。图9.2274LS151的管脚排列图9.3触发器

9.3.1基本RS触发器

1.电路组成

基本RS触发器又称为RS锁存器，是一种最简单的触发器，是构成各种触发器的基础。它由两个与非门的输入和输出交叉连接而成，如图9.23所示，图9.23基本RS触发器（a）逻辑图；（b）逻辑符号

2.功能分析

触发器有两个稳定状态。Qn为触发器的原状态（现态），即触发信号输入前的状态；Qn+1为触发器的新状态（次态），即触发信号输入后的状态。其功能可采用功能表、特征方程、逻辑符号图以及波形图或称时序图来描述。表9.9为基本RS触发器的功能表，它描述了基本RS触发器的全部工作情况，该触发器有置0、置1和保持功能。

R与S为低电平有效，可使触发器的输出状态转换为相应的0或1。

3.特征方程与时序图

为了简化基本RS触发器的功能描述，常采用特征方程和时序图来表示其逻辑功能。触发器次态Qn+1与R、S及现态

Qn之间关系的逻辑表达式称为触发器的特征方程。根据表9.9的基本RS触发器的功能表可以得到基本RS触发器的特征方程（可代入R、S及Qn取值组合验证）：

Qn+1=S+RQn

R+S=1（约束条件，即R、S不能同时为0）

以绘制波形的方式显示触发器输入、输出的逻辑关系称为时序图。如图9.24所示，画图时应根据功能表来确定各个时间段Q与Q的状态。图9.24基本RS触发器的时序图9.3.2边沿JK触发器

为了进一步提高触发器的工作性能，避免出现输出状态不定等现象，通过电路改进形成了边沿JK触发器。边沿JK触发器由于是在CP时钟脉冲的上升或下降沿接受输入信号，触发器才按逻辑功能的要求改变状态，因此称为边沿触发。在时钟脉冲的其他时刻，触发器处于保持状态。

1.逻辑功能

边沿JK触发器的逻辑符号如图9.25所示。CP是时钟脉冲输入端，J、K是控制输入端。输入端SD和RD是直接置1、

置0端，用来设置触发器的初始状态，在使用CP、J、K功能时，SD和RD必须保持为1。图9.25边沿JK触发器的逻辑符号边沿JK触发器的逻辑功能见表9.10所示。表中↓表示只有在CP时钟脉冲的下降沿时刻，触发器的输出才受输入J、K的控制。在CP时钟脉冲的其他时刻，触发器的输出不受输入J、K的控制，一直保持原来状态。例9.5图9.26所示为下降沿触发的JK触发器时序波形，试画出触发器输出端Q的波形图。设Q的原状态为1。

解当CP=1的第一个脉冲下降沿出现时，因K=1、J=0，故触发器输出Q由1翻转为0。同理，当CP的第二、第三、第四个脉冲下降沿出现时，因顺次有K=0、J=1；K=1、J=1；K=0、J=0，因此Q顺次翻转为1→0→0，如图9.26所示。图9.26例9.5图

2.集成边沿JK触发器

JK触发器已做成各种集成电路，如74LS76、74LS112、74LS114；CD4027、4095、4096都是集成边沿JK触发器。74LS112是TTL双下降沿JK触发器。其管脚排列图如图9.27所示。图9.2774LS112管脚排列图9.3.3D触发器

D触发器是一种上升沿有效的边沿触发器，又称D锁存器，专门用来存放数据。

1.逻辑功能

D触发器的逻辑符号如图9.28所示，其逻辑功能如表9.11所示。图9.28D触发器的逻辑符号D触发器的特征方程为：Qn+1=D。

2.集成D触发器

常用的集成D触发器有74LS74、CD4013等。74LS74为TTL双上升沿D触发器，管脚排列如图9.29所示，CP为时钟输入端，D为数据输入端。图9.2974LS74管脚排列图9.4时序逻辑电路

9.4.1计数器

1.计数器的工作原理

图9.30是由3个下降沿JK触发器构成的二进制加法计数器。JK触发器的J、K输入端均接高电平，输入脉冲CP加至最低位触发器F0的时钟端，低位触发器的Q端依次接到相邻高位触发器的时钟端。图9.30二进制加法计数器电路工作时，每输入一个计数脉冲，F0的状态翻转计数一次，而高位触发器是在其相邻的低位触发器从1态变为0态时进行翻转计数的，如F1是在Q0由1态变为0态时翻转，F2是在Q1由1态变为0态时翻转，除此条件外，F1、F2都保持

原来状态。

根据以上分析，不难画出该计数器的状态转换特性表9.12及时序波形图9.31。图9.31二进制加法计数器时序图计数器的计数状态也可以采用图9.32所示的状态转换图来表示。状态转换图是以图形方式来描述各触发器的状态转换关