集成电路倒装焊试验方法

国家标准《集成电路倒装焊（FC）试验方法》（征求意见稿）编制说明一、 工作简况任务来源根据工业和信息化部电子工业标准化研究院2015年下达的国家军民融合通用标准项目，中国航天科技集团第九研究院第七七二研究所（以下简称772所）负责承担制定《集成电路倒装焊（FC）试验方法》（项目编号：20150830174502），项目周期为1年。主要工作过程本规范的任务下达后，针对目前国内倒装焊工艺尚处于起步阶段、尚无统一的试验方法的现状，772所对国内外军用及民用倒装焊试验方法相关标准进行了一系列的整理和研究工作。重点对国外Xilinx、IBM等公司企业标准进行研读，对国外欧美军标MIL-PRF-38535K《INTEGRATEDCIRCUITS（MICROCIRCUITS）MANUFACTURINGGENERALSPECIFICATIONFOR》（集成电路（微电路）制造通用规范）、MIL-STD-883J《DEPARTMENTOFDEFENSETESTMETHODSTANDARDMICROCIRCUITS》（微电路试验方法）等标准进行了翻译、分析和整理。通过研读、分析和对比，充分掌握了国内外集成电路封装行业内军用及民用关于倒装焊封装试验方法的相关标准和质量要求，整理起草了《集成电路倒装焊（FC）试验方法》草稿。随后，根据拟制的《集成电路倒装焊（FC）试验方法》草稿，以典型倒装焊产品电路为载体，开展了大量的倒装焊工艺验证试验，对方法的可行性及各项判据的有效性进行了充分的验证。同时，针对军民通用倒装焊试验方法要求对目前军用及民用相关标准进行融合并对判据的实用性进行了一系列试验研究，制定了符合军民通用的试验方法。结合工艺验证试验结果，对方法内判据进行修订，制定了《倒装焊工艺验证规范》初稿。772所于2015年8月起草完成标准初稿，9月针对标准初稿进行了所内评审，形成征求意见稿。于2016年3月发送至哈尔滨工业大学、北京兆易创新科技股份有限公司等相关单位征求意见，根据单位反馈意见对标准进行修订。1.1.标准编制的主要成员单位及其所做的工作标准编制的主要成员包括中国航天科技集团第九研究院第七七二研究所、哈尔滨工业大学、北京兆易创新科技股份有限公司。772所负责标准主体编写及修订工作，并负责试验方法在军用领域应用验证；哈尔滨工业大学负责倒装焊相关技术支持；北京兆易创新科技股份有限公司负责试验方法在民用领域应用验证。二、 标准编制原则和确定主要内容的论据及解决的主要问题2.1编制原则本规范是依据国内外标准及试验验证的结果编制而成，主要遵循如下编制原则：适用性原则：充分研究我国军用和民用倒装焊集成电路的生产及需求，以及国内军民对倒装焊可靠性的要求，提出适应军民通用倒装焊集成电路当前水平及需求的适用规范。先进性原则：开展对国外先进倒装焊集成电路总规范MIL-PRF-38535K、GJB548B的研究，借鉴其新方法、新理念和要求；开展对集成电路技术的发展研究，新技术、新结构的质量保证要求研究，对本规范未覆盖的内容充分借鉴国内外已有成果进行补充。确定内容主要依据为了制定合适的倒装焊集成电路的试验方法，对倒装焊工艺流程、工艺控制点进行了分析，并基于验证试验对工艺质量检测相关试验方法进行了研究。2.2.1倒装焊技术简介芯片安装互联技术是集成电路的关键封装技术，主要有引线键合、载带自动键合和倒装焊封装三种。倒装焊工艺是将芯片焊接面朝下，通过焊料或导电胶与基板(底座、载体或电路板)实现互连的一种工艺技术，分为气密性和非气密性两大类，如图1所示。从板炸盘陶逢屣板底部W充凸忑I、金属化V、.从板炸盘陶逢屣板底部W充凸忑I、金属化V、.I I it_2r""*T^Kr□qaqa□q封底或基板 )卜填充料UBM芯片焊点钝化层金風散據Au/Cu凸点一Sn5Pb95等焊料图1倒装焊结构示意图(左为气密性结构，右为非气密性结构)倒装技术与传统引线键合互连技术相比具有明显的优势，主要表现在以下几个方面：a)尺寸小、薄，重量更轻；b)密度更高，使用倒装焊技术能增加单位面积内的I/O数量；性能提高，短的互连减小了电感，电阻以及电容，信号完整性、频率特性更好；散热能力提高，倒装芯片没有塑封体，芯片背面可用散热片等进行有效的冷却，使电路的可靠性得到提高；倒装凸点等制备基本以圆片、芯片为单位，较单根引线为单位的引线键合互连来讲，生产效率高，降低了批量封装的成本。典型的倒装焊工艺流程包括凸点制备、芯片倒装、底部填充三个工艺。凸点制备工艺中凸点的焊接质量是影响该工艺的关键点，失效模式一般为凸点共面性偏高、凸点强度偏低，因此需要对凸点共面性及凸点剪切强度进行检测。芯片倒装工艺中焊接质量是影响该工艺的关键点，失效模式一般为倒装焊焊点虚焊、桥连，通过对底部填充前芯片剪切试验及底部填充后芯片剪切或拉脱试验对焊接质量进行检测。底部填充工艺中填充的质量是影响该工艺的关键点，失效模式一般为底部填充区空洞及填充胶分层，通过超声扫描对芯片填充质量进行检测。国内外标准调研最新版的美军标MIL-PRF-38535K对军用和宇航用集成电路或微电路的一般性能要求以及质量和可靠性保证要求进行了规定，增加了适用于非气密性倒装焊产品的Y级产品质量和可靠性保证要求，对产品筛选、鉴定和质量一致性检验程序和方法进行了规定，在附录h中对气密性和非气密性封装工艺评价要求、试验程序和试验方法等进行了详细规定，试验方法和条件依据MIL-STD-883或JEDEC中进行了相关规定，其中MIL-STD-883中对X射线照相、芯片剪切强度、芯片粘接强度、芯片粘接的超声检测等方法进行了规定，但仅适用于气密性封装军用产品。其判据及方法具有一定局限性，并且该标准内无凸点共面性、凸点剪切力等相关试验方法。由于倒装焊技术在国内尚处于发展阶段，工艺技术还不十分成熟，国内倒装焊封装试验相关通用标准还处于空白。而目前国内军用标准中，GJB7677-2012《焊球阵列（BGA）试验方法》针对BGA植球封装工艺焊球共面性、剪切力、拉脱力以及可焊性试验方法进行了规定，但不适用于倒装焊封装工艺过程中的凸点共面性、凸点剪切力等试验。GJB548B-2005《微电子器件试验方法和程序》对军用微电子器件的环境、机械、电气试验方法和试验程序进行了规定。其中，方法2030芯片粘接的超声检测描述了芯片粘接后缺陷检测方法及标准，不适用于倒装焊器件底部填充缺陷检测，但其无损检测方法具有一定借鉴意义。方法2012.1X射线照相、方法2019.2芯片剪切强度、方法2031倒装片拉脱试验对于倒装焊器件中焊点焊接质量进行了规定，但其判据为军标标准，不适用于民用标准。试验方法的确立（1） 凸点共面性凸点共面性的大小直接影响倒装焊的工艺质量。共面性越小，回流后凸点一致性越好；共面性过大则会导致倒装后焊点无法焊接、虚焊等问题，因此必须对不同尺寸焊球回流后的共面性进行试验验证。凸点共面性检测方法依据GJB7677-2012《焊球阵列（BGA）试验方法》进行测试。针对130um直径焊球进行凸点制备，共面性测试后根据共面性数值进行分类，共选取20个芯片样品，完成芯片倒装后进行电通断测试，结果如下表所示。表1凸点共面性测试结果分类共面性测试结果分类共面性测试结果V30um22.31合格30〜4033.28合格24.2635.39不合格23.4839.18不合格

25.9538.99不合格25.0635.62不合格25.66>4040.12不合格21.0545.2321.8967.2526.7442.3322.6450.29上述测试结果表明，当共面性小于30um时，试验样品全部通过电通断测试；当共面性数值位于30〜40um时，大部分样品无法通过电通断测试；当共面性数值大于40um时，所有样品均未能通过测试。定位失效焊点并对其剖面进行分析，分析结果表明焊球未能与焊盘充分焊接，如下图所示。图2失效焊点SEM基于以上试验结果，对80〜150um直径焊球进行试验验证，凸点共面性推荐值如下表所示。凸点的共面性应小于表中推荐值，大于推荐值则应视为不合格。表2凸点共面性推荐表凸点直径（mm）凸点共面性推荐值（um）80〜9020100〜11025120〜13030

140〜15035（2） 凸点剪切力凸点剪切力用于表征倒装焊凸点的抗剪切能力。凸点剪切力应满足最小剪切力，进而保证芯片凸点倒装的可靠性。凸点剪切力与焊球成分以及焊盘尺寸有关，焊球尺寸应与一定规格尺寸的焊盘相匹配，焊球尺寸一定的情况下，若焊盘尺寸过小，焊球无法充分铺展，造成焊球底部应力集中现象突出，降低凸点可靠性；若焊盘尺寸过大，则会造成焊球过分铺展，无法保证焊球形状，在焊盘中心距一定的情况下容易造成相邻焊球桥连，如下图所示。因此必须针对不同尺寸焊球进行焊盘匹配并进行最小剪切力试验验证。图3凸点回流后桥连针对130um直径的焊球进行焊盘尺寸选型，备选焊盘直径为100um和llOum。当焊盘直径为llOum时，焊球熔化充分，凸点形状球形度适中，而焊盘直径为lOOum时，焊球未能充分下榻。剖面如下图所示。

表3凸点剪切力结果焊盘直径剪切力（g）焊盘直径剪切力（g）lOOum23.43110um34.0324.7434.5223.1333.9826.1233.2928.7634.0329.9734.5221.3733.9828.1533.2921.0335.6622.3936.48平均值24.91平均值34.38以上结果表明，焊球尺寸一定时，焊盘直径在一定范围内越大，焊球越容易充分铺展，凸点剪切力越大。在此基础上，针对其他尺寸焊球进行焊盘尺寸匹配选择，并进行剪切力测试。凸点剪切值应满足下表所要求的最小值，小于推荐值则应视为不合格。表4凸点剪切力推荐表凸点直径（UM）焊盘直径（UM）最小剪切力值（G）80〜90707100〜110901112015012523（3） 超声检测底部填充工艺主要利用液体的毛细作用使底部填充材料流到芯片底部，并在一定温度下固化形成对封装的保护。通过底部填充增加了封装的机械强度，在温度发生变化时部分吸收由于热膨胀系数的不匹配产生的应力和形变在一定程度上对封装体形成保护，从而提高FC封装的可靠性。底部填充流动性不好会发生填充不完全，导致填充层空洞的形成从而引发可靠性问题，如果空洞在焊点周围存在会形成局部应力集中导致焊点早期失效。针对底部填充容易产生的缺陷类型及缺陷尺寸，以600万门FPGA电路样品进行相关试验，分析各类缺陷对底部填充质量影响。

针对22mmX20mm大小芯片，间隙为80um~90um电路进行底部填充。填充后空洞如下图所示图5填充后空洞超扫照片抽取空洞电路及未产生空洞电路，按GJB548B方法1010.1试验条件C进行温度循环试验，循环2000次。结果带空洞电路于1000次循环失效，未产生空洞电路未失效。失效位置为空洞处焊点，对失效焊点进行分析发现焊点开裂。经分析认为该处由于没有填充胶保护，由热膨胀系数的不匹配产生的应力和形变致使该处较其他位置先失效。为确定底部填充空洞判据，选取不同总空洞面积电路各20只进行上述温度循环试验，具体试验条件及结果见下表，由结果可知当总空洞率大于20%时电路出现失效，并随着空洞率增大，失效数量也随之增多。表5试验结果填充总空洞率样本数试验条件电测试失效数<10%20GJB548B方法010%~20%201010.1试验条020%~30%20件C8>30%2012同针对不同位置及不同类型空洞进行上述温度循环试验，具体试验条件及结果见下表，由结果可见当拐角空洞大于5%，单个空洞大于10%电路出现失效。表6不同空洞类型试验结果空洞类型单个空洞率样本数试验条件电测试失效数拐角空洞W3%10GJB548B方法1010.1试验条件C03%~5%1005%~8%1038%~10%105>10%107非拐角空洞<3%1003%~5%1005%~8%1008%~10%100>10%103根据上述试验总结得出试验判据如下底部填充区多个空洞总和超过应该具有的总底部填充区的20%；超过总填充区10%的单个空洞，或超过总底部填充区5%的单个拐角空洞；当用平分方法把图像分成四个面积相等的象限时，任一象限中的空洞超过该象限预计的填充区面积的30%。编制过程中解决的主要问题随着对集成电路高性能、轻量化、小型化和高可靠等方面的需求，其封装技术也要向着高频、高密度和高可靠的方向发展，对于作高端复杂集成电路，传统的引线键合工艺已经不能满足产品的封装要求，当I/O引脚数超过600时该现象尤为突出。而倒装焊封装技术由于其芯片焊盘采用面阵列排布方式，具有封装密度高、信号延迟小、串扰低和可靠性高等特点，这使得具有高性能的倒装焊器件得到广泛使用。然而，由于倒装焊技术在国内尚处于发展阶段，工艺技术还不十分成熟，国内倒装焊封装试验相关通用标准还处于空白，这使得高端复杂倒装焊器件在军民领域的应用受到严重限制，必须对倒装焊相关标准进行研究和制定。因此，迫切需要制定电子元器件倒装焊封装试验相关行业标准针对倒装焊封装的特殊性进行有效规范，从而适应超大规模集成电路发展的需要，这将对于有效规范行业内部同类产品研制生产条件，保障倒装焊产品质量，加快集成电路发展起到至关重要的作用。国内倒装焊相关标准多为