第六章时序逻辑电路

第六章时序逻辑电路6.

1

时序电路的分析6.

2

同步时序电路的设计6.

3

计数器6.4寄存器与移位寄存器第六章时序逻辑电路学习要点：了解：掌握：时序逻辑电路的分析方法；同步时序逻辑电路设计方法；正确使用常用的中规模集成器件并设计组成实用逻辑电路时序逻辑电路的特点理解：同步时序逻辑电路和异步时序逻辑电路的电路结构区别与动作特点6.1

时序电路的分析时序电路的分析步骤一般有如下几步：分析电路同步时序电路&异步时序电路米里型时序电路&莫尔型时序电路2.写出方程激励函数（驱动方程）次态方程（状态方程）输出函数3.列出状态真值表4.作出状态转换图5.功能描述（波形图）例1时序电路如图所示，分析其功能。解：1.分析电路同步时序电路，下降沿触发2.写出方程激励方程

次态方程

输出方程为

一、同步时序电路分析举例状态真值表000001010011100101110111001001000110100000010101010100013.列出状态真值表4.画出状态迁移图

五进制递增计数器，具有自校正能力（自启动能力）5.功能描述6.波形图000100010110001000例2时序电路如图所示，试分析其功能。解：1.分析电路同步时序电路，上升沿触发2.写出方程激励方程

次态方程

3.列出状态真值表4.画出状态迁移图状态真值表000001010011100101110111100000101001110010111011

六进制计数器，无自启动能力5.功能描述6.波形图六分频电路

解：1.分析电路同步时序电路，下降沿触发。2.写出方程激励方程

次态方程

输出方程为

3.列出状态真值表状态真值表000001010011100101110111000110001111010010101101

4.画出状态迁移图状态真值表0000010100111001011101110001100011110100101011015.画出给定输入x(10101100)序列的时序图时序波形图二、异步时序电路分析举例例4异步时序电路如图所示，试分析其功能。

解：

1.分析电路CP1=CP3=CP，CP2=Q1，电路为异步时序电路。2.写出方程激励方程次态方程

状态真值表3.列出状态真值表

00000101

00

1

11

0

01

0

11

1

0111CPQ1↓01↑0↓00↓1↓01↑1↓10↓0↓00不变0↓00↓1↓00不变1↓00↓000000101

00

1

11

0

01

0

11

1

01110010100111000000100100004.画出状态迁移图五进制递增计数器，具有自启动能力5.功能描述6.波形图000100010110001000练习：1.电路如图所示，试分析其功能。（1）写出激励方程、次态方程和输出方程；（2）列出状态真值表，并画出状态迁移图和波形图。作业： P180—4，52.电路如图所示。（1）画出状态迁移图；（2）说明电路的逻辑功能。3.电路如图所示。（1）写出电路的状态方程、输出方程；（2）列出状态真值表，画状态迁移图。4.电路如图所示，写出方程，画出状态迁移图，判断是几进制计数器，有无自启动能力。6.2同步时序电路的设计同步时序电路的设计步骤一般有如下几步：状态迁移图（状态真值表）（确保逻辑功能的正确性）2.确定激励方程和输出方程（利用卡诺图求次态方程）3.画出逻辑电路图4.检查电路是否具有自启动能力

解：1.建立原始状态图

原始状态图：

状态表2.状态化简如果两个状态在相同的输入条件下，有相同的输出和相同的次态，则该两个状态是等价的，可以合并为一个状态。

3.状态分配（状态编码）状态分配是指将化简后的各个状态用二进制代码来表示。电路的状态通常是用触发器的状态来表示的。

状态分配后的状态表对该例状态分配如下：

最佳方案：逻辑电路简单，具有自启动能力4.确定激励方程和输出方程状态分配后的状态表

5.画出逻辑图

例2用JK触发器设计一个8421BCD码加法计数器。状态迁移表解：

画出逻辑电路图8421BCD码加法计数器逻辑图

检查自启动问题

例3

用JK触发器设计模6计数器状态表6计数器状态迁移图

检查自启动能力01010101010101011100画出逻辑电路图

画出逻辑电路图练习：1.设计一个计数电路，在CP脉冲作用下，三个触发器QA、QB、QC及输出C的波形如图所示（选用JK触发器），QC为高位，QA为低位。作业： P181—8，92.某同步时序电路状态迁移图如图所示，要求电路最简，试用JK触发器实现。（1）列出状态迁移表；（2）求出次态方程，确定激励函数，求出输出方程；（3）画出逻辑图。3.已知某同步时序电路的波形如图所示。（1）列出状态迁移表；（2）求出各触发器的激励方程。4.已知同步时序电路的状态迁移图如图所示。（1）列出状态迁移表；（2）求出每级触发器的激励方程和输出方程；（3）画出逻辑图。6.3计数器一、计数器的分类1.按进位模数来分

（1）同步计数器：计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转。（2）异步计数器：计数脉冲并不引至所有触发器的CP端，触发器不是同时动作。2.按计数脉冲输入方式分计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。（1）递增计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称加法计数器。（2）递减计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律减少。这种计数器有时又称减法计数器。（3）双向计数器：又称加减可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。（1）小规模集成计数器：由若干个集成触发器和门电路，经外部连线，构成具有计数功能的逻辑电路。（2）中规模集成计数器：一般用4个集成触发器和若干个门电路，经内部连接集成在一块硅片上，它是计数功能比较完善，并能进行功能扩展的逻辑部件。3.按计数增减趋势分4.按电路集成度分

…

假设使用下降沿有效的JK触发器

假设使用下降沿有效的JK触发器

…

假设使用下降沿有效的JK触发器

假设使用上升沿有效的D触发器三位二进制异步加法计数器

假设使用下降沿有效的JK触发器

三位二进制异步减法计数器

假设使用上升沿有效的D触发器三、集成计数器功能分析及其应用常用TTL型MSI计数器1.

异步集成计数器74LS90异步式二—五—十进制计数器内部逻辑图逻辑符号

01234567890

0

0

00

0

0

10

0

1000

1101000

1

0

10

1

1001111

0

0

01

0

0

18421BCD码计数方式模2计数器模5计数器CP→CP→

CP2

0123456789000000010010001101001000

0011010101111005421BCD码计数方式功能表直接复零异步清零直接置9异步置9计数功能

8421BCD十进制计数器状态迁移表

例1

用74LS90组成七进制计数器。0123456789000

0000

10

0

1000

1101000

1

0

10

1

10011110

0

01001反馈归零法

0110→(0111)→0000过渡状态5421BCD十进制计数器状态迁移表CP2

01234567890

0000

0

010

0

1000

1

10

100100010011010101

1110

0

1001→(1010)→0000过渡状态练习1

74LS90电路如图所示。（1）列出状态迁移关系（状态图或状态表）；（2）指出其功能。8421BCD码八进制计数器5421BCD码八进制计数器

例2

采用级联方式，用74LS90组成一百进制计数器。（1）8421BCD十进制计数器（2）5421BCD十进制计数器用74LS90扩展为二十四进制计数器

例3

采用级联方式，用74LS90组成大于10、小于100进制的计数器。00000000~00100011过渡状态：00100100练习2

74LS90电路如图所示。指出其进位模是多少？六十九进制计数器2.同步式集成计数器74LS161同步式四位二进制计数器四位二进制输出端置数输入端Cr清零控制端LD预置端P、T控制端OC进位输出端74LS161功能表（1）异步清零。当清零控制端Cr=0，立即清零，与CP无关。（3）保持。当LD=Cr=1时，只要控制端P、T中有低电平，就使每级触发器J=K=0，处于维持态。OC（2）同步预置。当预置端LD=0，Cr=1时，在CP上升沿的时刻，才将置数输入端A、B、C、D预置的数据送入计数器。（4）计数。当LD=Cr=P=T=1时，电路是模16同步递增计数器。0000→0001→…→1111。当QDQCQBQA=1111时，进位输出端OC送出高电平的进位信号(↑)。（5）功能扩展。

例1

用74LS161的异步清零端构成十进制计数器。OC111&1010为过渡状态

例2

用74LS161的同步预置端构成十进制计数器。QDQCQBQA=0000～1001OCQDQCQBQA=0011～1100QDQCQBQA=0110～1111OCOCOC练习174LS161电路如图所示。（1）列出状态迁移关系；（2）指出其进位模。反馈清零法（异步清零）反馈置数法（同步置数）十二进制计数器十三进制计数器练习274LS161电路如图所示。（1）列出状态迁移关系；（2）指出其进位模。

例3

用四片74LS161构成216进制计数器。例4用74LS161及少量与非门组成由00000001~00011000，M=24的计数器。13.十进制可逆集成计数器74LS192功能表同步、可预置十进制可逆计数器（1）异步清零。Cr为高电平有效。十进制输出端置数输入端Cr清零端LD预置端减计数时钟加计数时钟进位输出借位输出（2）异步置数。LD为低电平有效。当Cr=0,LD=0时，预置输入端的数据送至输出端，即QDQCQBQA=DCBA。（3）双时钟工作方式，CP+是加计数时钟输入，CP_是减计数时钟输入，均为上升沿触发，采用8421BCD码输出。（4）OＣ为进位输出，加法计数时，进入1001状态后有负脉冲输出。↓

OB为借位输出，减法计数时，进入0000状态后有负脉冲输出。↓例

用74LS192实现模6加法计数器和模6减法计数器。加法：初始状态0011减法：初始状态01104.二进制可逆集成计数器74LS169功能表同步、可预置四位二进制可逆计数器（5）进位和借位输出都从同一输出端OC输出。当加法计数进入1111后，OC端有负脉冲输出，当减法计数进入0000后，OC端有负脉冲输出。四位二进制输出端置数输入端LD预置端进位/借位

输出加减控制端计数允许端（1）没有清零端，因此清零靠预置来实现。（2）LD为同步预置控制端，低电平有效。（3）P、T为计数允许端，低电平有效。只有当LD=1，P=T=0时，在CP作用下计数器才能正常工作，否则保持原状态不变。（4）U/D=1时，进行加法计数；U/D=0时，进行减法计数。模为16，时钟上升沿触发。例

用74LS169实现模6加法计数器和模6减法计数器。加法：初始状态1010减法：初始状态0101练习

用74LS161组成十一进制计数器。（1）反馈清零（2）反馈置数（初始状态0100）6.4寄存器与移位寄存器1.

锁存器暂存二进制代码锁存器基本寄存器移位寄存器寄存器的功能：接收、保存、清除、输出数据由电平触发器构成四位锁存器逻辑图一、寄存器2.基本寄存器74LS175集成四位寄存器

功能表Cr异步清零端并行输入、并行输出寄存器↑3.移位寄存器寄存和移位功能左移：寄存器中的数码向左移动一位右移：寄存器中的数码向右移动一位单向移位寄存器：具有单向移位功能双向移位寄存器：既可左移又可右移

电路如何实现？

1）D触发器实现

2）JK触发器实现

1）D触发器实现

完成三位左移

2）JK触发器实现

右移寄存器左移寄存器

双向移位寄存器二、集成移位寄存器功能分析及其应用1.典型移位寄存器介绍74LS1944位双向移位寄存器数据输出端并行数据输入端SR右移串行数据输入端SL左移串行数据输入端工作方式选择端清零端功能表（1）异步清零，低电平有效。（2）当S1S0=11，并行送数；

当S1S0=01，数据右移；

当S1S0=10，数据左移；

当S1S0=00，保持状态；2.移位寄存器的应用（1）在数据传送体系转换中的应用数据传送方式：串行&并行①串行转换为并行②并行转换为串行D0D1D2D3例1

用74LS194组成七位串行输入转换为并行输出的电路。（1）选用两片74LS194（2）低位片D0=0，其余输入端为1。Q8=0，S1S0=11，置数Q8=1，S1S0=01，右移七位串行码并行输出，Q8=0，S1S0=11，置数&例2用74LS194组成七位并入转换为串出。（1）选用两片74LS194ST=0ST=0，S1S0=11，置数ST=1ST=1，S1S0=01，右移S1S0=11，置数（2）输入端为0d1d2d3d4d5d6d7Q0Q1Q2Q3Q4Q5Q6Q7（2）组成移位型计数器（同步计数器）SR/SL右移：QA→QD

（数码由低位向高位移动）左移：QD→QA

（数码由高位向低位移动）自循环移位寄存器移位型计数器中有两种常用计数器：（1）环型计数器（2）扭环型计数器。

环型计数器具有如下特点：（1）进位模数与移位寄存器触发器数相等；（2）电路结构上反馈函数F(Q1Q2…Qn)=Qn（右移）。S1S0=01，右移

状态迁移为1000→0100→0010→0001无自启动能力

无自启动能力S1S0=01，右移

Q0Q1Q2Q3八分频计数器例174LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。状态迁移关系S1S0=01，右移

波形图状态迁移关系七进制计数器（七分频电路）例274LS194