微机原理课件第二章8086系统结构

微机原理课件第二章8086系统结构CATALOGUE目录8086微处理器8086的存储器8086的输入/输出8086的总线操作8086的中断系统8086微处理器CATALOGUE01运算器控制单元内部寄存器地址生成器8086的功能结构01020304执行算术和逻辑运算操作。控制微处理器的操作流程。存储操作数和中间结果。生成内存地址。0102048086的内部寄存器累加器（AX）：用于算术运算。通用寄存器（BX,CX,DX）：用于存储数据和地址。指针寄存器（SP,BP,SI,DI）：用于指针和数组操作。控制寄存器（FLAGS）：存储状态标志位。03数据总线（DB）：传输数据。地址总线（AB）：传输地址信息。控制总线（CB）：传输控制信号。时钟信号（CLK）：同步微处理器的操作。010203048086的引脚信号8086的存储器CATALOGUE02存储器由多个存储单元组成，每个单元存储一个字节的数据。存储单元按照线性方式排列，每个单元都有一个唯一的地址标识。存储器可以分为不同的段，每个段包含一定数量的存储单元。存储器的组织结构每个逻辑段的大小可以不同，但最大不超过64KB。每个逻辑段的起始地址（段基址）由段寄存器指定，段内的偏移量由偏移寄存器或指令给出。8086系统采用分段管理方式，将存储器分为多个逻辑段，每个段对应不同的功能或数据类型。存储器的分段管理物理地址是由段基址和偏移量共同确定的，用于访问存储器中的具体单元。物理地址的计算方法是：物理地址=段基址×10H+偏移量。其中，段基址是段寄存器中的值左移4位后与偏移量相加得到的。存储器的物理地址计算8086的输入/输出CATALOGUE03输入/输出端口是微处理器与外部设备进行信息交换的桥梁。8086微处理器有16个外部引脚，其中15个可作为输入/输出端口使用。这些端口分为两组：偶地址端口和奇地址端口，用于实现并行通信。输入/输出端口

输入/输出指令输入/输出指令是用于控制输入/输出操作的指令。8086微处理器提供了IN和OUT两条输入/输出指令。IN指令用于从指定的输入端口读取数据，OUT指令用于向指定的输出端口写入数据。8086微处理器支持三种输入/输出操作方式：直接、间接和隐含。间接操作方式：通过使用指针寄存器间接指定端口地址，进行数据传输。直接操作方式：指定一个端口地址，直接进行数据传输。隐含操作方式：由指令系统隐含地指定端口地址，进行数据传输。输入/输出操作方式8086的总线操作CATALOGUE04总线操作时序是指控制总线操作过程的一系列时间参数，包括时钟周期、总线周期等。时序定义时钟周期总线周期时钟周期是指计算机主时钟频率的倒数，即一个时钟周期内完成一个基本操作的时间。总线周期是指完成一次总线操作所需的时间，通常由多个时钟周期组成。030201总线操作时序在读周期中，CPU从总线上读取数据，并将数据传送到内部寄存器中。读周期在写周期中，CPU将数据从内部寄存器写入总线上。写周期地址周期是指CPU通过总线获取或写入地址信号的周期。地址周期总线操作方式总线控制权是指对总线的使用权和控制权，通常由具有最高优先级的设备获得。控制权的获取当一个设备完成总线操作后，控制权会转移到下一个需要使用总线的设备。控制权的转移多个设备可能同时请求使用总线，这时会发生总线控制权的竞争，通常由仲裁器进行裁决。控制权的竞争总线控制权8086的中断系统CATALOGUE05中断的概念中断是一种硬件或软件向CPU发送的信号，用于请求CPU立即停止当前任务，转而执行某个特定的操作或服务。中断的作用中断在计算机系统中起着非常重要的作用，它使得CPU能够响应各种事件，如硬件故障、输入/输出操作完成等，从而实现了多任务处理和实时响应。中断的概念和作用根据中断源的不同，中断可以分为硬中断和软中断。硬中断是由硬件设备产生的，如键盘输入、时钟中断等；软中断则是由操作系统或应用程序产生的，如系统调用、异常等。中断的分类中断的优先级决定了CPU在接收到多个中断请求时的处理顺序。优先级高的中断会优先得到处理，但同优先级的中断会按照一定的规则进行排队等待处理。中断的优先级中断的分类和优先级当某个事件发生时，相应的中断源会向CPU发送中断请求。中断请求在中断服务程序执行完毕后，CPU会自动恢复被中断任务的现场，并继续执行被中断的任务。恢复现场CPU会识别出中断源，并确定相应的中断类型和优先级。中断识别CPU会自动保存当前执行环境