LMX2594实现跳频的编程时序分析

PLL芯片LMX2594应用笔记一LMX2594是一款超宽带超低相噪集成VCO的锁相环芯片，能够产生10MHz~15GHz频率范围的连续波信号，并且有斜坡产生功能；广泛应用于无线通信、电子对抗、雷达等领域。编程SPI通信控制器与PLL芯片LMX2594通信方式为SPI，SPI通信连接方式为全双工方式，如图1所示，即允许控制器（主机）和PLL(从机)互相通信，时钟由主机产生。SPI全双工通信方式SPI通信有4种不同的模式，设备（从机）在出厂时会被厂家配置为其中某一种模式，且不允许用户修改。主机和从机必须在同一模式下才能通信成功，否则数据会接收错误。这4种模式的区别在于：一，总线空闲时时钟SCK的电平状态；二，数据开始采样的时刻。SPI的通信模式是由CPOL（时钟极性）和CPHA（时钟相位）来决定的，CPOL控制着SPI_CLK的时钟极性，CPHA用于控制数据与时钟的对齐模式。四种通信模式如下：模式0：CPOL=0，CPHA=0：空闲时SCK=0,数据在SCK第一个边沿开始采数。模式1：CPOL=0，CPHA=1：空闲时SCK=0,数据在SCK第二个边沿开始采数。模式2：CPOL=1，CPHA=0：空闲时SCK=1,数据在SCK第一个边沿开始采数。模式3：CPOL=1，CPHA=1：空闲时SCK=1,数据在SCK第二个边沿开始采数。图2所示为LMX2594为SPI写数据时序，可以看出为模式0。SPI写时序写数据的时间规格SPI写操作的最大速度为75MHz，即SCK的周期为至少13.333ns。LMX2594使用24位移位寄存器进行编程。移位寄存器包括一个R/W位（MSB），一个7位地址域和一个16位数据域。对于R/W位，0代表写，1代表读。地址字段ADDRESS[6:0]是用来解码内部寄存器地址的。剩下的16位组成数据域DATA[15:0]。当CSB为低电平时，串行数据在时钟的上升沿进入移位寄存器。（数据MSB先行）。当CSB为高电平时，数据从数据域被传送到所选的寄存器中。在SPI写过程中有几点需要考虑的地方：SPI通信协议是CSB低有效，即只有在CSB=0且时钟SCK已建立（tECS≥5ns）时有效，否则，即使时钟SCK已建立，只要CSB=1，PLL芯片会自动忽略时钟，因而无法完成SPI通信。时钟SCK和SDI同步：即每一个SCK只能完成一个SDI，数据SDI在第一个SCK时钟上升沿到来之前已稳定，即需要一个数据建立时间tDCS(≥2ns)，当SCK上升沿到来，数据SDI被采样并锁存到移位寄存器中并保持tCDH(≥2ns)，当24bit数据全部被锁存到PLL移位寄存器后，CSB上升沿会在最后一个时钟SCK下降沿到来后延迟tCE时间到来（CSB=1）。CSB=1标志这一次SPI通信结束，CSB=1需要保持tEWH（≥2ns）再进行下一次SPI通信。对于SPI模式4（CPHA=1，CPLO=1），最后一个时钟SCK上升沿和CSB的上升沿之间最小间隔满足≥tCE+clk/2。当设备之间共享SCK和SDI线时，TI公司建议在不需要时钟的设备上保持CSB为高电平。编程流程LMX2594总共有113个寄存器，下表所示为寄存器功能分配。寄存器说明RegisterFunctionCommentR0~R78GeneralTheseregistersneedtobeprogrammedforallscenarios.R79~R106RampingIframpingfunctionisnotused(RAMP_EN=0),thenthesereistersdon’tneedtobeprogrammed.R107~R112ReadbackTheseregistersareforreadbackonlyanddon’tneedtobeprogrammed.若要求产生固定点频，启用初始化流程就够了。若要进行频率切换，则需要考虑换频流程。下面分别说明点频和换频两种编程流程。初始化设备上电；配置R0寄存器，设置RESET=1；配置R0寄存器，设置RESET=0；配置所需寄存器（MSB），寄存器配置依据表2，通用情况需要配置R0~R78。等待10ms6再配一次R0，此时R0的FCAL_EN=1,以确保VCO校准从一个稳定状态开始。初始化流程图换频流程LMX2594集整数模式和小数模式，分频系数N包括Nint和Nfrac，Nfrac=NUM/DEN,DEN是分数分母，范围是232-1，NUM是分数分子，LMX2594频率计算公式：（1）通常实现跳频有几种方式，一种为参考信号fref固定不变，改变频率控制码fcode；一种为改变参考信号，固定频率控制码；还有一种就是参考信号Fref改变，频率控制码亦改变，这种常见于DDS应用中。本文就锁相环芯片LMX2594实现换频来讨论第一、二两种情况下的跳频流程。参考信号固定不变，频率控制码改变通用流程如下：依据2.2.1初始化频点改变整数分频比N值，即改变R34和R36。改变分数分频比NUM和DEN，即改变R42和R43、R38和R39。配置R0,FCAL_EN=1。通用换频流程图实际应用中会根据锁定时间要求，选择VCO校准辅助方式，当选择部分辅助Partialassist方式时，每一次换频时，在最后一次配置R0（FCAL_EN=1）前，用户需要手动提供初始点：VCOcore（VCO_SEL）、VCO_CAPCTRL_STRT和VCO_DACISET_STRT。这涉及到寄存器R20、R17和R78。此时换频流程如下图所示。PartialAssist模式下换频流程频率控制码不变，参考信号改变这种情况首先一定要满足参考信号稳定，理论上讲可以和1.2.2.1流程一致。难点在于一方面不知道什么时候切换频点，另一方面不知道参考输入是什么。总之属于来什么信号，锁相源就给倍出来直接输出。这就带来两个问题，一是切换频点的触发信号用什么；二是无法使用NoAssist、CloseFrequencyAssist和FullAssist，这对于快速换频要求（＜20us）不适用。如何获得切换频点的触发信号，有两种方式：一种是对参考信号进行幅度检波出直流电平VREF_DET作为触发信号；一种是以PLL的锁定指示引脚LD_MUXOUT作为电平触发信号。必须指出的是，检波电路的响应时间很短，十几ns到几us不等；PLL的失锁指示响应时间亦很短，十几ns至us量级，依赖于PLL芯片的鉴相频率、电荷泵电流。因此当进行参考信号切换时，VREF_DET和LD_MUXOUT两者谁先谁后判断流程略有不同。=1\*GB3①若VREF_DET高电平先到，不管此时LD_MUXOUT为高电平还是低电平，MCU检测到VREF_DET=1后立即发寄存器。当寄存器发完以后(发码时间根据SPI速率，例如用50MHz，发完一组24bit数据为480ns，换频流程需要发10组寄存器，则总共至少需要4800ns+10*tCE+10*tCECS=4.9us)，PLL经过约5us左右时间后进行VCO校准直到锁定新频点的时间即为换频时间=参考信号稳定时间（VREF_DET建立时间）+MCU发码时间+VCO校准时间+PLL周跳时间=VREF_DET建立时间+4.9us+50us+PLL周跳时间＞55us。（50us是LMX2594的官方给出NoAssist方式下当fpfd=100MHz时的VCO校准时间。）MCU等待55us后判断LD_MUXOUT是否为1，若为1，则一次换频结束；若不为1，则延时一个换频时间（如55us），再次启动换频流程，给PLL发送10组寄存器值。=2\*GB3②若LD_MUXOUT先变低电平，VREF_DET高电平后到来，MCU检测到LD_MUXOUT==0时，则马上发送寄存器，发完10组至少4.9us。理论上讲，此时VREF_DET应该=1；倘若有其他因素干扰VREF_DET没有变1，还是0；那么此时10组码发完，PLL必然不会锁定。那么，此时MCU必然需要增加新的判断命令：发完码，再次判断VREF_DET是否为1，是则MCU等待以单频点锁定时间tld为依据，发完码以后等待tld-4.9us时间再次检测LD_MUXOUT是否为1，若为1，则一次换频结束；若不为1，则延时一个换频时间（如55us），再次启动换频流程，给PLL发送10组寄存器值。若VREF_DET不为1，则再次进入初始判断流程。=1\*GB3①=2\*GB3②两步的MCU流程图如下所示。=1\*GB3①=2\*GB3②两步的MCU流程图因此根据以上分析，通过改变参考信