EDA技术与应用期末试卷_第1页
EDA技术与应用期末试卷_第2页
EDA技术与应用期末试卷_第3页
EDA技术与应用期末试卷_第4页
EDA技术与应用期末试卷_第5页
已阅读5页，还剩11页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

A.功能仿真B.时序仿真述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__A。A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。构相映射的网表文件。C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。5.大规模可编程器件主要有FPGAA.可编程乘积项逻辑B.查找表（LUT）与结构体两部分，结构体描述B。P274A.器件外部特性B.器件的内部功能C.器件外部特性与内部功能D.器件的综合约束7.电子系统设计优化，主要考虑提高资源利用）；A.流水线设计B.资源共享8.进程中的信号赋值语句，其信号更新是B。P134A.立即完成B.在进程的最后完成A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路10.状态机编码方式中，其中__A__占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。P221A.一位热码编码B.顺序编码C.状态位直接输出型编码D.格雷码编码1.下面程序是1位十进制计数器的VHDL描述，试补充完整。USEIEEE.STD_LOGIC_2.下面是一个多路选择器的VHDL描述，试补充完整。仔细阅读下列程序，回答问题1.在程序中存在两处错误，试指出，并说明理由：1.带计数使能的异步复位计数器异步复位信号计数使能（装载）数据输入，位宽为10计数输出，位宽为10USEIEEE.STD_LOGIC_2.看下面原理图，写出相应VHDL描述eaeay下图是一个A/D采集系统的部分，要求设计其中的FPGA采集控制模时允许写入数据。试分别回答问题ADDataCEA0RCK12_8CLK10wraddr12rddata12rddatardaddrSTATUSCSAnalogInwren1ClkIncCntclr下面列出了AD574的控制方式和控制时序图0XXXXX1XXX100X0100X11011X10100101013.对地址计数器模块进行VHDL描述计数脉冲计数器清零RAM读出地址，位宽10位4.根据状态图，试对control进行VHDL描述(试用例化语句，对整个FPGA采集控制模块进行VHDL描述

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论