电子科大微电子工艺(第四章)淀积wg3-4-4

第四章淀积本章主要内容

§4.1引言

§4.2化学气相淀积原理

§4.3化学气相淀积工艺

§4.4介质及其性能§4.5外延

1.集成电路中的各种薄膜4.1引言上下温氧化硅〔SiO2〕薄膜、氮化硅(Si3N4)薄膜、多晶硅(poly－Si)薄膜、各种金属薄膜。MSI时代集成电路中的各层薄膜4.1引言ULSI时代集成电路中的各层薄膜4.1引言多层金属化2.多层金属化用来连接硅片上高密度堆积器件的那些金属层薄膜和绝缘介质层薄膜。4.1引言金属层:电路中元器件之间的互连线。介质层:硅器件与金属层之间或金属层与金属层之间的电绝缘层。也称为层间介质〔ILD:InterLayerDielectric〕材料：铝(Al)、铜(Cu)名称：M1、M2关键层：线条宽度为关键尺寸，如0.18um〔底层金属M1〕非关键层：上部金属层，有更大线宽，如0.5um设计：金属层寄生参数〔电阻、电容〕影响电路速度与功耗。本钱：增加一金属层，芯片本钱增加：15%。4.1引言金属层：ILD1作用：电学方面－隔离晶体管器件和互连金属层物理方面－隔离晶体管器件和可移动粒子等杂质源4.1引言器件与金属层之间金属层与金属层之间介质层〔层间介质ILD〕：材料：SiO2或者玻璃4.1引言3.薄膜淀积工艺4.1引言本章重点介绍氧化硅〔SiO2〕、氮化硅〔Si3N4〕等绝缘薄膜以及多晶硅〔poly－Si〕薄膜的淀积。主要介绍化学气相淀积CVD〔ChemicalVaporDeposition〕工艺。金属和金属化合物薄膜将在后续章节中介绍。1).好的台阶覆盖能力2).填充高的深宽比间隙的能力3).好的厚度均匀性4).高纯度和高密度5).受控制的化学剂量6).高度的结构完整性和低的应力7).好的电学特性8).对衬底材料或下层膜好的粘附性4.1引言5.集成电路对薄膜的要求〔薄膜特性〕：4.薄膜的概念：在衬底上生长的薄固体物质，在三维结构中厚度远远小于长和宽。1).好的台阶覆盖能力

〔a〕台阶覆盖不好〔b〕台阶覆盖好4.1引言2).填充高的深宽比间隙的能力4.1引言高的深宽比典型值大于3:1，某些应用中到达5:1甚至更大3).好的厚度均匀性均匀性不好电阻发生变化，并且给刻蚀带来困难，影响器件性能。4).高纯度和高密度纯度高离子沾污小，密度高那么针孔和空洞少。5).受控制的化学剂量氮化硅淀积：用LPCVD法形成的氮化硅其化学剂量比为3:4〔Si3N4〕，而使用PECVD法形成的是x:y〔SixNy〕。4.1引言6).高度的结构完整性和低的应力晶粒尺寸变化→膜的电学和机械特性变化膜应力大→硅片衬底变形，膜分层、开裂7).好的电学特性介质膜〔电绝缘性能、介电常数〕金属膜〔电导率、可靠性〕8).对衬底材料或下层膜好的粘附性防止分层、开裂4.1引言4.2化学气相淀积原理1.化学气相淀积CVD〔ChemicalVaporDeposition〕：利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反响，生成固态物质并淀积在衬底外表上的工艺过程。2.化学气相淀积CVD技术分类反响激活方式：有热激活、等离子激活(PECVD)和紫外光激活等。温度：低温(200~500oC)、中温(500~1000oC)和高温(1000~1300oC)CVD。压力：有常压(APCVD)和低压(LPCVD)CVD。反响室壁温度：热壁CVD和冷壁CVD。气流方向：有卧式CVD和立式CVD。4.2化学气相淀积原理集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜等，几乎都能用CVD工艺来淀积，例如：介质：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2半导体：Si、Ge、GaAs、GaP、AlN、InAs、多晶硅导体：Al、Ni、Au、Pt、Ti、W、Mo、WSi2

4.2化学气相淀积原理3.化学气相淀积CVD技术的应用4.2化学气相淀积原理通常使用的化学气相淀积气源4.常规薄膜生长过程4.2化学气相淀积原理4.2化学气相淀积原理成核聚焦成束/岛生长连续成膜5.CVD薄膜淀积反响步骤4.2化学气相淀积原理1).气体传输至淀积区域：反响气体从反响腔入口区域到硅片外表的淀积区域2).膜先驱物形成：气相反响导致膜先驱物〔将组成膜最初的原子和分子〕和副产物的形成3).膜先驱物输运：大量的膜先驱物输运到硅片外表4).膜先驱物粘附：膜先驱物粘附在硅片外表

4.2化学气相淀积原理5).膜先驱物扩散：膜先驱物向膜生长区域的外表扩散6).外表反响：外表化学反响导致膜淀积和副产物的生成7).副产物从外表解吸附：移除外表反响的副产物8).副产物从反响腔排出：反响的副产物从沉积区域随气流流动到反响腔出口并排出4.2化学气相淀积原理CVD淀积的例子：多晶硅薄膜的CVD淀积过程1).SiH4(气态)→SiH2(气态)＋H2(气态)－气体传输、高温分解形成膜先驱物之中间反响物SiH22).SiH4(气态)＋SiH2(气态)→Si2H6(气态)－膜先驱物形成、并向衬底外表输运、吸附、扩散3).Si2H6(气态)→2Si(固态)+3H2(气态)－外表反响、释放副产物〔成核→岛生长→桥联→成膜〕

4.2化学气相淀积原理4.2化学气相淀积原理硅烷〔SiH4〕的自燃特性6.CVD气流动力学

4.2化学气相淀积原理停滞层7.CVD薄膜淀积速率限制因素1).反响速率限制〔低压CVD〕淀积速率受反响速度限制，这是由于反响温度或压力过低(传输速率快)，提供驱动反响的能量缺乏，反响速率低于反响物传输速度，有过量的反响物滞留在衬底外表，淀积速率对温度敏感。2).传输速率限制〔常压CVD〕淀积速率受反响物传输速度限制，即不能提供足够的反响物到衬底外表，速率对温度不敏感。

4.2化学气相淀积原理8.CVD过程中的掺杂〔原位掺杂〕1).生长BPSG〔做ILD－1〕SiH4＋PH3＋B2H6＋O2→SiO2＋P＋B＋H2P2O5和B2O3的含量分别控制≤4％、2～6％2).生长掺磷的Poly－SiSiH4＋PH3→Si＋P＋H24.2化学气相淀积原理4.3化学气相淀积工艺1.常压CVD

(APCVD)淀积工艺

APCVD工艺：APCVD通常用于淀积SiO2和掺杂的SiO2〔PSG、BPSG、FSG等〕，这些薄膜主要用于层间介质ILD和槽介质填充。1).用2～10％的SiH4淀积SiO2：SiH4＋O2→SiO2＋H2温度：450℃～500℃压力：760Torr优点：可在金属铝连线上淀积SiO2作为ILD缺点：台阶覆盖能力和间隙填充能力都很差。4.3化学气相淀积工艺2).用TEOS〔正硅酸乙酯〕－臭氧方法淀积SiO2：Si〔C2H5O4〕＋8O3→SiO2＋10H2O＋8CO2温度：400℃压力：760Torr淀积速率：100nm/分优点：温度低、淀积速率快、台阶覆盖能力和间隙填充能力都较好缺点：淀积的SiO2膜多孔，致密性差，颗粒多

4.3化学气相淀积工艺3).掺杂氧化硅：

4.3化学气相淀积工艺在APCVDSiO2时掺杂PH3就能形成磷硅璃〔PSG〕

PSG的优点：a.吸附可动离子电荷改善器件外表b.降低玻璃的软化点温度易于平坦化PSG的缺点：易吸潮，一般控制P2O5的含量在4％以下在APCVDSiO2时掺杂PH3、B2H6就能形成硼磷硅玻璃〔BPSG〕，弥补PSG的缺乏，通常BPSG做为第一层间介质ILD－1，回流温度：900℃～980℃〔a〕回流前〔b〕回流后4.3化学气相淀积工艺2.低压CVD

(LPCVD)淀积工艺4.3化学气相淀积工艺LPCVD特点：反响速度限制；硅片可以以很小的间隔垂直放置，生产效率高；硅片垂直放置后，可防止管壁上掉下的颗粒对硅片的影响；热壁方式加热，温度均匀性好；对温度的控制较之对气流的控制要容易得多，有利于改善膜厚和组分的均匀性；良好台阶覆盖和间隙填充能力。4.3化学气相淀积工艺低压CVD〔LPCVD〕工艺：使用LPCVD工艺可以用来淀积氧化硅、氮化硅和多晶硅。1).LPCVDSiO2：主要用做ILD、浅槽介质填充和侧墙等。

4.3化学气相淀积工艺用SiH4淀积SiO2：

SiH4＋O2→SiO2＋H2

温度：450℃

压力：0.1～5.0Torr

缺点：台阶覆盖能力和间隙填充能力都差。Si〔C2H5O4〕→SiO2＋H2O＋CO2温度：650℃～750℃压力：0.1～5.0Torr淀积速率：10～15nm/分〔远远小于APCVD〕优点：台阶覆盖能力和间隙填充能力都好，膜致密，颗粒少。缺点：温度较高，淀积速率慢

4.3化学气相淀积工艺用TEOS热分解淀积SiO2：APCVD和LPCVDTEOSSiO2的比较工艺优点缺点APCVDSiO2（用TEOS）

淀积温度低淀积速率高台阶覆盖和间隙填充较好致密性差、表面颗粒多用气量大成本高薄膜应力大LPCVDSiO2（用TEOS）膜致密、颗粒少、均匀性好成本低台阶覆盖和间隙填充很好淀积速率低淀积温度偏高4.3化学气相淀积工艺TEOS工艺系统—1TEOS室温下为液态，沸点168℃4.3化学气相淀积工艺TEOS工艺系统—24.3化学气相淀积工艺TEOS工艺系统—34.3化学气相淀积工艺CVD法SiO2膜中的硅来自外加的反响气体；而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中要消耗掉一局部衬底中的硅。CVD法的反响发生在SiO2的外表，膜厚与时间始终成线性关系；而热氧化法时，一旦SiO2膜形成以后，反响剂必须穿过SiO2膜，反响发生在SiO2/Si界面上，淀积速率变慢。CVD法温度较低，可减轻杂质再分布和硅片的热形变，但膜的质量较差，通常需经增密处理；而热氧化法的温度高，SiO2结构致密，膜的质量较好，其界面态、固定电荷、可动电荷等外表电荷密度都比沉积的低。CVDSiO2和热氧化SiO2的比较4.3化学气相淀积工艺介电常数为6.9，远大于SiO2

的3.9；化学稳定性好，仅被热H3PO4

腐蚀；抗氧化能力强，广泛用于对氧化的掩蔽。950℃时，厚度10nm

的Si3N4

能掩蔽700nm

的湿氧氧化；应力很大，硅衬底与Si3N4

间用SiO2

作为缓冲层；掩蔽Na+离子能力强；对各种气体、水汽以及P、B、As、O2、Ga、In等有较强的掩蔽能力，为极好的钝化材料。4.3化学气相淀积工艺2).LPCVDSi3N4LPCVDSi3N4的性质：

3SiH2Cl2＋4NH3→Si3N4＋6HCl＋6H2

温度：700℃～800℃

压力：0.1～5.0Torr4.3化学气相淀积工艺LPCVDSi3N4的用途：

做硬掩膜用于浅槽隔离；用于局部氧化〔LOCOS〕屏蔽氧化层；用做钝化层；用做电容介质，但不能用做ILD〔大电容〕。LPCVDSi3N4工艺：

影响LPCVDSi3N4薄膜质量的主要因素：4.3化学气相淀积工艺总反响压力反响物浓度淀积温度和温度梯度LPCVDPoly－Si的用途：4.3化学气相淀积工艺3).LPCVDPoly－Si〔多晶硅〕掺杂的Poly－Si在MOS器件中用做栅电极掺杂的Poly－Si做多晶电阻SiH4→Si＋2H2

温度：575℃～650℃

压力：0.2～1.0Torr

淀积速率：10～20nm/分LPCVDPoly－Si工艺：通过掺杂可得到特定的电阻与SiO2有优良的界面特性和后续高温工艺的兼容性比金属电极〔如Al〕更高的可靠性在陡峭的结构上淀积的均匀性实现栅的自对准工艺4.3化学气相淀积工艺使用掺杂的LPCVDPoly－Si做栅电极的原因：原位掺杂Poly－Si：

AsH3、PH3、B2H6非原位掺杂Poly－Si：

也可在淀积后进行扩散或离子注入掺杂4.3化学气相淀积工艺4.3化学气相淀积工艺3.等离子增强CVD(PECVD)淀积工艺4.3化学气相淀积工艺等离子体辅助CVD的优点：更低的工艺温度〔250-450℃〕对高的深度比间隙有好的填充能力淀积的膜对硅片有优良的粘附能力高的淀积速率少的针孔和空洞，因而有高的膜密度工艺温度低，因而应用范围广PECVD设备：4.3化学气相淀积工艺美国TRION公司的MINI型设备PECVD工艺成膜过程：通过在真空腔中给反响气体施加等离子体能量〔即通常施加射频功率几百瓦，频率几百千赫兹或几十兆赫兹〕，使反响气体激发产生化学活性很强的分子、原子，从而促使化学反响淀积成膜。4.3化学气相淀积工艺a.用SiH4加O2

淀积SiO2：

SiH4＋O2→SiO2＋H2

温度：350℃

压力：0.1～1.0Torr

淀积速率：50～60nm/min

缺点：颗粒较多4.3化学气相淀积工艺1).PECVDSiO2b.用SiH4加N2O淀积SiO2：

SiH4＋2N2O→SiO2＋2N2

＋2H2

温度：350℃

压力：0.1～1.0Torr

淀积速率：50～60nm/min

优点：颗粒少4.3化学气相淀积工艺■

PECVDSiO2的特点：4.3化学气相淀积工艺PECVD的成膜温度比APCVD和LPCVD还要低〔通常在300℃～400℃〕淀积速率高冷壁反响，产生颗粒少与APCVDSiO2比更均匀，针孔少做顶层的钝化层做ILD和槽填充■

PECVDSiO2的用途：SiH4＋NH3→SixNYHZ＋H2

SiH4＋N2→SixNYHZ＋H2

温度：350℃

压力：0.1～1.0Torr

淀积速率：20～30nm/min4.3化学气相淀积工艺2).PECVD氮化硅PECVD氮化硅的特点：冷壁反响，产生颗粒少氮化硅膜的成分不成化学比应力比较大■PECVD氮化硅的用途：主要做顶层的钝化层4.3化学气相淀积工艺各种CVD特点比较种类淀积膜种类反应能量提供方式淀积温度（℃）淀积速率nm/分特点APCVDSiO2（包括PSG、BPSG）电阻加热热壁400（TEOS）100膜均匀性差、针孔多、颗粒多、台阶覆盖较好、淀积速率非常高、用气量大成本高SiO2（包括PSG、BPSG）电阻加热热壁650～750（TEOS）10～15膜均匀性好、颗粒少、台阶覆盖非常好、成本低国内外普遍采用LPCVDSi3N4电阻加热热壁700～80010～15膜均匀性好、颗粒少、台阶覆盖非常好、成本低国内外普遍采用Poly－Si电阻加热热壁575～65015～20膜均匀性好、颗粒少、台阶覆盖非常好、成本低国内外普遍采用SiO2（包括PSG、BPSG）等离子体冷壁250～400（SiH4）50～60膜均匀性好、颗粒少、台阶覆盖好、淀积温度低、淀积速率较高、成本低PECVDSiXNYHZ等离子体冷壁250～40020～30膜均匀性好、颗粒少、应力偏大、成分不成化学比4.台阶覆盖侧墙台阶覆盖Sidewallstepcoverage底面台阶覆盖Bottomstepcoverage一致性Conformity悬出比Overhang4.3化学气相淀积工艺影响台阶覆盖因素1).前驱物的外表接触角度2).吸附的前驱物的外表迁移率4.3化学气相淀积工艺1).影响台阶覆盖因素——前驱物的外表接触角度前驱物易在A270o处淀积，形成悬出，导致薄膜淀积空洞4.3化学气相淀积工艺控制外表接触角度的方法：4.3化学气相淀积工艺气压锥形结构淀积/刻蚀/淀积4.3化学气相淀积工艺2).影响台阶覆盖因素——吸附的前驱物的外表迁移率外表吸附类型决定了前驱物的外表迁移率：化学吸附薄膜外表原子与前驱物分子形成化学键，键能较高，前驱物具有低的外表迁移率。物理吸附薄膜外表原子与前驱物分子形成弱键〔氢键、范德华力〕，前驱物具有高的外表迁移率。4.3化学气相淀积工艺

不同前驱物的吸附硅烷前驱物〔SiH3、SiH2、SiH基团〕易与薄膜外表原子形成化学键，导致低的外表迁移率。TEOS前驱物易与薄膜外表原子形成氢键，物理吸附，具有高的外表迁移率。4.3化学气相淀积工艺4.4介质及其性能介质在集成电路应用中有两个重要的方面：一、介电常数二、器件隔离4.4介质及其性能一、介电常数：是指材料在电场影响下存储电势能的有效性，是代表隔离材料作为电容的能力。1.低k材料的应用互连延迟：IC的集成度不断提高，互连线宽度减小，使得传输信号导线电阻〔R〕增大，并且导线间距也缩小使导线间的寄生电容〔C〕增加，这使得RC信号延迟增加，从而降低了芯片速度，减弱了芯片性能。降低RC延迟的工艺方法：1)增加金属互连线电导率;2)降低层间介质介电常数，即使用低k层间介质。4.4介质及其性能2.高k材料的应用1〕DRAM存储器：提高存储密度〔Ta2O5,k=20~30;BST,k值约为几百.〕2〕栅氧化层：防止隧穿效应〔0.18um,tox=2nm;90nm,tox=1nm.〕二、器件隔离：在IC制造中的器件隔离技术为硅片上的器件提供了电学隔离。其隔离原理是减小或消除在MOS平面制造中的寄生场效应晶体管。隔离技术：1.局部氧化〔LOCOS〕：≥0.35μm器件2.浅槽隔离〔STI〕：≤0.25μm器件〔优点：隔离面积小、抗闩锁能力强〕4.4介