电工学-第12章时序逻辑电路

1双稳态触发器：由门电路加上适当的反馈而构成的一种新的逻辑部件。双稳态触发器与门电路区别：双稳态触发器输出电平的高低不仅取决于当时的输入，还与以前的输出状态有关，是有记忆功能的逻辑部件。

12.1触发器2触发器综述能够记忆一位二值信号的基本逻辑单元电路触发器1.具有两个能自动保持稳定的状态:”0”态和”1”态2.根据不同的输入信号可以置成”0”态和”1”态3.输入信号消失后,获得的新状态能自动保持下来电路结构:直接型、同步型、主从型、边沿型逻辑功能:RSF、JKF、DF、TF存储数据的原理:静态、动态稳定状态的特点:双稳态、单稳态定义特点分类3（一）RS

触发器两互补输出端1.基本RS触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线4

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD5设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD601设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD7设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD811设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD9设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD10110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转11基本RS

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效12

真值表/SD/RDQn

Qn+1/Qn+11111010101011100101000111100011100100011

功能表/SD/RDQn+1功能描述

11Qn状态保持011置1\置位100置0\复位001*状态不定132.可控RS

触发器基本RS触发器导引电路&G4SR&G3CP.&G1&G2.SDRDQQ时钟脉冲14当CP=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CP

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁15当CP=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受CP控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3CP16当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3CP171101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3CP181110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3CP19可控RS状态表00SR01010111不定Qｎ＋１QｎQｎ—时钟到来前触发器的状态Qｎ＋１—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定20例：画出可控RS

触发器的输出波形RSCP不定不定可控RS状态表CＰ高电平时触发器状态由R、S确定QQ0100SR01010111不定Qｎ＋１Qｎ21存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CＰ克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QｎQ=SQ=R22

（二）边沿JK触发器1.电路结构从触发器主触发器反馈线CＰ

CＰ

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转232.工作原理01F主封锁状态保持不变。01CRS

CF从QQQSDRD1

CF主JKCＰ

CＰ012410状态保持不变。从触发器的状态取决于主触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKCＰ

C01CＰ0102510010CＰ低电平和高电平以及上升沿时,F主封锁J、K不起作用CＰ下降沿()触发器翻转（F从状态与F主状态一致）。CＰRS

CF从QQQSDRD1

CF主JKCＰ

263.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01CＰ下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+1

00011011JK触发器状态表0101010127J

K

Qn+100Qn

01010111

QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)CＰ下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号

CPQJKSDRDQ28例：JK

触发器工作波形CPJKQ下降沿触发翻转29基本RS触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD(三）D

触发器1.电路结构反馈线30&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01（1）D

=01触发器状态不变0当CP

=0时110当CP

=1时0101触发器置“0”封锁在CP

=1期间，触发器保持“0”不变31&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01（1）D

=10触发器状态不变1当CP

=0时111当CP

=1时0110触发器置“1”封锁在CP

=1期间，触发器保持“1”不变封锁32D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDCP上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：33例：D

触发器工作波形图CPDQ上升沿触发翻转34

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)12.3计数器35（一）二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。36

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。371010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个CP翻转一次

当相邻低位触发器由1变0时翻转38异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q239用D触发器构成三位二进制异步加法器？？2、若构成减法计数器C又如何连接？思考1、各触发器CＰ应如何连接？各D触发器已接成T´触发器，即具有计数功能CＰ清零RDQDQQ0F0QDQQ0F0QDQQ3F3402.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。41

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CＰ)二进制加法计数器状态表