基于DDS的移相正弦信号发生器设计

基于DDS的移相正弦信号发生器设计一．设计原理1.1利用DDS产生正弦波信号的工作原理由DDS产生频率、相位可控制的正弦波。频率累加器对输入信号进行累加运算，产生频率控制数据M(或相位步进量）。读出的数据送入D/A转换器和低通滤波器以恢复实际波形。频率控制字M和相位控制字分别控制DDS输出正(余)弦的频率和相位。DDS系统的核心是相位累加器，它由一个累加器和一个N位相位寄存器组成。每来一个时钟脉冲，相位寄存器以步长M增加。相位寄存器的输出与相位控制字相加，其结果作为正(余)弦查找表的地址。ROM查找表中储存着一个完整周期的正弦波数字幅度信息，，每个查找表的地址对应正弦波中O一360度范围中的一个相位点。ROM查找表把输入的地址信息映射成正(余)弦幅度信号，同时输出数模转换器(DAC)的输入端，DAC输出的模拟信号经过低通滤波器(LPF)，可得到一个频谱纯净的正(余)弦波。从而实现正弦波信号的产生。直接数字合成DDS的可移相数字信号发生器原理图：1.2DDS的数字移相原理DDS技术的核心是相位累加器，它类似一个计数器.每来一个时钟信号，相位累加器的输出就增加一个步长的相位增量，相位增量的大小由频率控制字确定.经DDS输出的信号可描述为(1)其中，Sout为经DDS输出的信号，fout为对应的输出频率，时间t是连续的。为便于数字逻辑描述该表达式，需进行离散化处理，用基准时钟信号clk进行抽样，设正弦信号的相位φ=2πfoutt，而在一个时钟周期Tclk相位φ变化量为（2）式(2)中，fclk是clk的频率，对于2π可以看成是满相位的1为了对输出的相位进行控制，通过一个常数P来实现，而每个clk周期的相位增量Δθ用P来表示，即Δθ=P·Δφ式1与式(2)联立可得（3）显然，信号发生器的输出可描述为上式中，φ代表正弦信号发生器原始相位值，可看出，对相位值进行简单的累加运算，就可以得到正弦信号当前相位值，也就得到了DDS输出的正弦信号。即实现了移相功能。二．设计程序在EDA工具软件平台上，以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。2.2各设计模块的程序源代码本设计中DDS正弦信号发生器有32位、10位加法器，32位、10位寄存器，有正弦波存储器组成。电路模型图如下：数字移相信号发生器电路模型图“FWORD”是8位频率控制字，控制输出正弦信号的频率；“PWORD”是8位相移控制字，控制输出正弦信号的相移量；ADDER32B和ADDER10B分别为32位和10位加法器；SIN_ROM是存放正弦波数据的ROM，10位数据线，10位地址线，其中的数据文件是LUT10X10.mif，可由MATLAB直接生成；REG32B和REG10B分别是32位和10位寄存器；POUT和FOUT分别为10位输出，可以分别与两个高速D/A相接，他们分别输出参考信号和可移相正弦波信号。将DDS正弦信号发生器设计其顶层文件程序导入，将以上几个模块放在同一个文件夹下，建立工程、分析综合、引脚分配、布局布线、配置下载。三．实验结果对于数字移相正弦信号发生器构建的顶层电路图，在QUARTUSⅡ5.0软件中进行仿真，得到仿真波形图如图2所示。输出的Pout是基准没有经过移相的正弦信号数据，而P作为相移控制字，它直接控制相移的步长，从而控制DDS数字移相正弦信号发生器相移的大小，q是相移后的正弦波形数据。采用频率控制字为1，以便相位累加器出来的地址数据能遍历每一个采样地址。从图2中可以知道，在Pout为2.26μs时，q是530；而在Pout为2.28μs时，q是530，均能准确地反映P=4时正弦相移的情况。图2仿真波形测试正弦