数字逻辑设计 课件 unit 13 可编程逻辑器件_第1页
数字逻辑设计 课件 unit 13 可编程逻辑器件_第2页
数字逻辑设计 课件 unit 13 可编程逻辑器件_第3页
数字逻辑设计 课件 unit 13 可编程逻辑器件_第4页
数字逻辑设计 课件 unit 13 可编程逻辑器件_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

Unit13ProgrammableLogicDevicesRead-OnlyMemoriesProgrammableLogicArraysProgrammableArraysLogicComplexProgrammableLogicDevicesField-ProgrammableGateArraysROMPROMEPROME²PROMRead-OnlyMemoriesProgrammableLogicDevices

Flash

EPROM新一代E²PROM存放字库,数学用表可编程ROM采用熔丝工艺,只能编程一次。采用浮柵MOS管,编错了可复原(紫外线照射)。电可擦除可编程,不需编程器和擦除器字(Word)——地址(Address)——即存储单元每个单元(字)由若干个二进制位组成ROM

译码电路F4F3F2F1F0A1A0

n

位地址能寻址2n

个存储单元(字)每个存储单元存放

m

位(每个字m位长)存储容量:

2n

×mm0m1m2m3ABVccF1F2F3F0m0m1m2m3++++DecoderMemoryarrayABVccF1F2F3F0m0m1m2m3++++DecoderMemoryarrayABF3F2F1F000m0=1(m1=0,m2=0,m3=0)001001m1=1(m0=0,m2=0,m3=0)010110m2=1(m0=0,m1=0,m3=0)110111m3=1(m0=0,m1=0,m2=0)1110F0=

m1+m2=

AB+ABF1=

m0+m3=

AB+ABF2=

m1+m2+m3=

AB+AB+ABF3=

m2+m3=

AB+ABROM——

存放真值表ABF0F1F2F3m0m1m2m3ROM

ROM

X(or

):indicatesthattheswitchingelementispresentandconnected1.将函数表达式描述成最小项之和∑mi的形式2.画出全译码的与阵3.若∑中包含mi,则或阵中,在输出线与第mi条字线的交点处画一个·利用ROM设计组合逻辑函数的通用方法Applications——设计组合逻辑电路ROM

ABCF1F2000001010011100101110111++Applications——设计组合逻辑电路

F1=∑(3,4,6,7),F2=∑(0,2,3,4,7)

1.将函数表达式描述成最小项之和∑mi的形式2.画出全译码的与阵3.若∑中包含mi,则或阵中,在输出线与第mi条字线的交点处画一个·方法2.PROM(programmableROM)VccFM出厂时,产品的熔丝都是通的,即存储单元为全“1”若使某些存储单元改写为“0”,用大电流将熔丝烧断,只能改写一次PROM

PROM器件可用来存放监控程序和数学函数表、字符发生器等Applications——1.码制转换·转换前的

n-bitcode

AddressofPROM·转换后的m-bitcode

storedinPROM

·转换:按地址读取存储单元的内容PROM

PROM——存放真值表例:设计一个码制转换器,将输入的4位二进制数转换为格雷码每一组输入对应PROM的一个存储单元的地址每一组输出对应PROM的一个存储单元中的存放内容将待设计组合逻辑函数表示成最小项之和的形式F=∑mi画出全译码的与门阵列若组合逻辑函数表达式中包含某最小项mi,则阵列输出线与mi号字线交点处打X方法G3

=

∑(8,9,10,11,12,13,14,15)G2=∑(4,5,6,7,8,9,10,11)G1=∑(2,3,4,5,10,11,12,13)G0=∑(1,2,5,6,9,10,13,14)B2m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15G3G0G1G2B3B0B1××××××××××××××××××××××××××××××××PROM

Example将字符点阵存放在PROM中逐行读取字符点阵,并送往显示器件specificationstandards:

9×7,7×7,7×5,8×5Applications——

3.字符发生器(CharacterGenerator)

PROM

Examplem0m1m2m3m4m5m6F0F3F2F1Q2Q1Q0F4▉▉▉▉▉▉▉▉▉▉▉▉▉▉▉▉▉▉F0F3F2F1F4Q2Q1Q0F4F3F2F1F000000101001110010111011111100001000011110100001000011111CharacterGenerator……7×5点阵ROMA2A1A0F0F1F2F300000101001110010111011100000111

011100100111001100101110ProgrammableLogicArrays

没有充分利用半导体材料的面积,限制了使用的灵活性。1.没有使用的最小项也占有存储单元2.相同的内容,占用多个存储单元ROM的缺点m0

…………….

m7

A2A1A0F0F3F2F1ProgrammableLogicArrays

PLA产生的思想——将内容相同的存储单元用一个存储单元来代替(让几个地址码读出同一存储单元的内容)可编程逻辑阵列(PLA)的特点:与阵和或阵都可编程,每个字线不一定是完全最小项,且字数少于2n

。地址和字之间没有一一对应关系,因此一个地址可同时访问两个或两个以上的字。如:ABCD和AD都可以用地址1011读出ProgrammableLogicArrays

3.必须对表达式化简,即存储矩阵中是化简压缩的内容,与真值表不再有一一对应关系。4.FPLA(现场可编程逻辑阵列)包含记忆元件(触发器网络)5.FPLA既能实现组合逻辑又能实现时序逻辑PLA

将内容相同的存储单元用一个存储单元来代替(让几个地址码读出相同的内容)PLA产生的思想输入地址000和001,读出的内容都是:1010例1:利用PLA设计组合逻辑函数

F(ABCD)=∑(0,2,3,4,5,11,13,14,15)PLA:需要5个存储单元PROM:需要9个存储单元Example010011100011110100

01

11

1000011110A

BCDPLA及其应用

化简待设计组合逻辑函数为最简与或式。若最简表达式中包含某与项,则画出该与项对应的字线,并在或阵列输出线与该字线交点处打X方法F=ACD+BCD+ABC+ABC+ACDFABCD××××××××××××××××××××A2A1A0D0D1D2ORarrayFixedANDarrayprogrammablePALProgrammableArraysLogic与阵:可编程

或阵:fixed需要化简表达式Andarray

OrarrayABCY1Y2ProgrammableArraysLogicExampleGAL(通用阵列逻辑)典型芯片:GAL16V8输出逻辑宏A0A1A2××××××××××××××××××××××××××××××××××××OLMCOLMCOLMC与阵列或阵列与阵:可编程

或阵:fixed输出逻辑宏:可编程有上电擦除位可改写的次数超过100次具有加密的功能可编程与阵列(32X64位)8个反馈/输入缓冲器8个三态输出缓冲器12~198个输出逻辑宏单元OLMC8个输入缓冲器2~9输出使能缓冲器GAL16V8逻辑图时钟输入OLMC内部结构GAL(通用阵列逻辑)1.XilinxXCR3064XLCPLD的内部结构可编程的I/O可编程的逻辑阵列(宏单元)可编程的内部互联资源CPLD2.XilinxCoolRunner-II的内部结构每块芯片只分成几块内部逻辑块(数十个输入端和一、二十个输出端)乘积项的数量标志了CPLD的容量CPLD(复杂可编程逻辑门阵列)CoolRunner-II的宏单元Programmable

IOBFPGA(现场可编程逻辑门阵列)ProgrammableConfigurableLogicBlocks可编程的逻辑块CLB可编程的I/O模块可编程的内部互联资源FPGAProgrammableInterconnection基于查找表技术的FPGA(LUT:Look-Uptable)基于反熔丝技术的FPGAFPGA分类

目前应用最多RossFreemanXilinxVirtex/SpartanIICLBFPGA(现场可编程逻辑门阵列)简化的CLBImplementationofLUTFPGA(现场可编程逻辑门阵列)每个LUT可以实现一个4输入、1输出的组合逻辑函数EDA软件空白PLD数字系统编程计算机1.原理框图的设计2.设计输入3.逻辑综合4.仿真5.下载到PLD芯片,调试验证6.发现错误,在计算机上修改设计,重复上述过程。FPGA设计流程按功能模块划分的系统框图不涉及具体实现原理框图设计两种方式:逻辑图输入方式HDL输入方式明确各个模块之间的关系,确定输入和输出。逻辑图输入方式1.原理框图的设计2.设计输入3.逻辑综合4.仿真5.下载到PLD芯片,调试验证6.发现错误,在计算机上修改设计,重复上述过程。FPGA设计流程FPGA设计流程ENTITYincoderISPORT(G,a,b:INSTD_LOGIC;Y:OUTstd_logic_vector(3downto0));ENDincoder;ARCHITECTUREbhv1OFincoderISsignalinab:std_logic_vector(1downto0);BEGINinab<=b&a;PROCESS(inab,G)BEGINIFG<=‘0’THEN

CASEinabISWHEN“00”=>Y<=“1110”;WHEN“01”=>Y<=“1101”;WHEN“

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论