数字逻辑设计 课件 unit 12 利用中规模芯片设计时序逻辑电路

Unit12——DesignSequentialCircuitswithMSIblocks张彦航SchoolofComputerScienceZhangyanhang@Unit12利用中规模芯片设计时序逻辑电路计数器芯片寄存器芯片同步十进制加法计数器：74LS160（异步清零）,74LS162（同步清零）同步4位二进制加法计数器：74LS161（异步清零）,74LS163（同步清零）异步二-五-十进制加法计数器：74LS90（异步清零）,74LS290

（异步清零）同步十进制加/减计数器：74LS192（双时钟）,

74LS190（单时钟）同步4位二进制加/减计数器：74LS193（双时钟）,74LS191（单时钟）计数器芯片芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步清零只需要1个条件：清零端给有效信号立即回零。清零需要2个条件同时具备：清零端给有效信号+时钟边沿到来

时钟边沿到来时，且置数使能信号有效，向计数器装入用户指定的初始值置数功能利用中规模计数器芯片设计时序逻辑电路输入输出CPCLRNLDNENTENPQDQCQBQAX0XXX0000↑10XXDCBAX110X保持X11X0保持↑1111计数,计满时RCO=1例1:利用74LS161设计模10计数器①清零法——利用清零端74LS161/160功能表芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步异步清零只需要1个条件：清零端给有效信号立即回零设计M进制计数器:需要M+1个状态CP“1”00000001001000110100101010000111011001011001用74LS161实现1010只在极短的瞬态出现，不包括在稳定的循环中异步清零：用1001回零，则1001状态无法保持一个时钟周期，只是一个瞬间状态！电路产生毛刺。输入输出CPCLRNLDNENTENPQDQCQBQA↑0XXX0000↑10XXDCBAX110X保持X11X0保持↑1111计数,计满时RCO=1

74LS163/162功能表同步清零需要2个条件同时具备:清零端给有效信号+时钟边沿到来

设计M进制计数器:需要M个状态0000000100100011010010000111011001011001用74LS163实现例2:利用74LS163

设计模10计数器①清零法——利用清零端芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步注意：同步清零和异步清零在设计中的不同!输入输出CPCLRNLDNENTENPQDQCQBQAX0XXX0000↑10XXDCBAX110X保持X11X0保持↑1111计数,计满时RCO=1例3:分别利用74LS161(或74163)设计模10计数器②

置数法——利用置数端0000000100100011010010000111011001011001用74LS163/161实现CP“1”“0”“0”“0”“0”设计M进制计数器:需要M个状态置数法CP“1”清零法74LS161/160功能表芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步同步清零法和置数归零法：不需要多让出一个状态！电路没有毛刺。设计M进制计数器总结②置数法①清零法设计M进制计数器:需M+1个状态设计M进制计数器:需M个状态设计M进制计数器:需M个状态没有毛刺异步清零同步清零没有毛刺有毛刺利用中规模计数器芯片设计时序逻辑电路

计数器的级联——利用进位信号CPCP（2）异步串行进位连接方式

计数器的级联——利用进位信号例1：利用74LS161设计模256加法计数器（1）同步并行进位连接方式芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步用前一级的进位控制后一级的计数使能用前一级的进位作后一级的时钟信号（1）同步级联（2）异步级联

计数器的级联——利用进位信号芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步例2：利用74LS160设计模29计数器①级联为M进制：M为素数利用中规模计数器芯片设计时序逻辑电路清零法：计到29时异步清零例2：利用74LS160设计模29计数器

计数器的级联——利用进位信号①级联为M进制：M为素数置数法：计到28时整体同步置数例2：利用74LS160设计模29计数器利用中规模计数器芯片设计时序逻辑电路芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步

计数器的级联——利用进位信号②级联为M进制：M=N1*N2例3：利用74LS160设计模60计数器“0”“0”“0”“0”“0”“0”“0”“0”74LS16074LS160“1”“CP”“1”低位高位芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步芯片型号计数进制输出特点置数方式清零方式74LS160十进制8421BCD码同步异步74LS161十六进制4位二进制码同步异步74LS162十进制8421BCD码同步同步74LS163十六进制4位二进制码同步同步波形分析：一个循环周期之内的波形与二进制译码器的输出相同能把波形循环实现：计数器3:8译码器模8计数器74ls138G2AG1ABCG2B“0”“1”“0”74LS163“1”“CP”.....

计数器应用——节拍发生器例：利用74LS163设计实现一个8节拍发生器Set0（异步）:R0(1)R0(2)=1；S9(1)S9(2)=0Set9（异步）:S9(1)S9(2)=1计数：R0(1)R0(2)=0;S9(1)S9(2)=0CPA↓

，Q0:模2计数器CPB↓，Q3Q2Q1:模

5计数器同步十进制加法计数器：74LS160（异步清零）,74LS162（同步清零）同步4位二进制加法计数器：74LS161（异步清零）,74LS163（同步清零）异步二-五-十进制加法计数器：74LS90（异步清零）,74LS290

（异步清零）同步十进制加/减计数器：74LS192（双时钟）,

74LS190（单时钟）同步4位二进制加/减计数器：74LS193（双时钟）,74LS191（单时钟）计数器芯片00000101010001101输入输出CPR0(1)R0(2)S9(1)S9(2)

QDQCQBQAX110X0000X11X00000XXX111001↓X0X0计数↓0X0X计数↓0XX0计数↓X00X计数功能表模2计数模5计数CPACPBS9(1)S9(2)R0(1)R0(2)QAQBQCQD

异步二-五-十进制计数器:74LS90/290利用中规模计数器芯片设计时序逻辑电路

应用①——8421-BCD

码模10计数器CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数模2计数CP输入输出CPR0(1)R0(2)S9(1)S9(2)

QDQCQBQAX110X0000X11X00000XXX111001↓X0X0计数↓0X0X计数↓0XX0计数↓X00X计数74LS90/290功能表0000000100100011010010000111011001011001QDQCQBQA利用中规模计数器芯片设计时序逻辑电路

应用②——8421-BCD

码模6计数器CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQC

QD

模5计数模2计数CP000001010100011101QCQBQA利用中规模计数器芯片设计时序逻辑电路

应用②——8421-BCD

码模6计数器CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数模2计数CPD0A1A0D3D1D20

0

014-to-1Mux利用中规模计数器芯片设计时序逻辑电路

应用②——8421-BCD

码模6计数器CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数模2计数CPY0A1A0Y3Y1Y22-4Decoder利用中规模计数器芯片设计时序逻辑电路

应用③——模-45计数器Solution1：模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数CP模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QAQBQCQD

模5计数模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QAQBQCQD

模5计数CPSolution2：3输入与门2输入与门异步清零,多让出一个状态

应用④——5421-BCD

码模10计数器0000000100100011010010111010100110001100QAQDQCQBCPBQBQC12345678910QD0001QA001000110100100010011010101111000000模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数CP利用中规模计数器芯片设计时序逻辑电路CP

T1T2T3T4T5T6T71234567

应用⑤——利用逻辑门和计数器设计节拍发生器利用中规模计数器芯片设计时序逻辑电路

应用⑤——设计节拍发生器1）设计模7计数器2）对计数器的输出译码输入译码输出QCQBQAY1Y2Y3Y4Y5Y6Y70001000000001010000001000100000110001000100000010010100000101100000001CP

T1T2T3T4T5T6T71

23

4567模2计数CPACPBS9(1)S9(2)R0(1)R0(2)QA

QBQCQD

模5计数CPY1Y2Y7……异步清零,多让出一个状态⑥模1000计数器Q0Q1Q2Q3CPACPBS9(1)S9(2)R0(1)R0(2)CPQ0Q1Q2Q3CPACPBS9(1)S9(2)R0(1)R0(2)Q0Q1Q2Q3CPACPBS9(1)S9(2)R0(1)R0(2)124810204080100200400800000000000000利用中规模计数器芯片设计时序逻辑电路同步十进制加法计数器：74LS160（异步清零）,74LS162（同步清零）同步4位二进制加法计数器：74LS161（异步清零）,74LS163（同步清零）异步二-五-十进制加法计数器：74LS90（异步清零）,74LS290

（异步清零）同步十进制加/减计数器：74LS192（双时钟）,

74LS190（单时钟）同步4位二进制加/减计数器：74LS193（双时钟）,74LS191（单时钟）计数器芯片输入输出CLRNLDCP+CP-

QDQCQBQA1XXX000000XXDCBA01↑1加计数011↑减计数0111保持74LS193LDABCDCP+CP-CLRNQAQCQD

QBCO

BO

74LS192/193功能表输入输出LDCTD/UCPQDQCQBQA0XXXDCBA100↑加计数101↑减计数11XX保持74LS190/191功能表74LS190LDABCDCTCPU/DQAQCQD

QBCO

BO

同步可逆计数器:74LS193/190异步清零方式例：利用一片4位数码比较器74LS85及一片模16计数器芯片74LS193设计模10计数器

计数器的综合应用——

设计可变模值计数器74LS85A0A2A3

B0B1

B2B3(A>B)iA1(A=B)i(A<B)iYA>BYA=BYA<B74LS193LDABCDCP+CP-CLRNQAQCQD

QBCO

BO

“1”“0”“1”CP“1”“0”“0”“1”“1”“0”计数器模值N比较器：A3~A0

：输入计数器模值N

B3~B0

：连接计数器当前计数输出值若计数器当前输出值QDQCQBQA

=模值N，比较器输出端YA=B=1,该信号使计数器清零设计思路

输入输出CLRNLDCP+CP-

QDQCQBQA1XXX000000XXDCBA01↑1加计数011↑减计数0111保持74LS192/193功能表74LS85功能表输入输出(A>B)i(A<B)i(A=B)iYA>B

YA<B

YA=B10010

0010010001010

计数器的应用——光电转换整形放大计数器比较器初始化数据分装控制信号产品分装控制电路利用中规模计数器芯片设计时序逻辑电路Unit12利用中规模芯片设计时序逻辑电路计数器芯片寄存器芯片输入输出CPCRS1S0QAQBQCQDX0XX000001XX保持X100保持↑101DSRQAQBQC↑110QBQCQDDSL↑111ABCD74LS194功能表74LS194LDABCDS1S0

CRQAQCQD

QBDSL

DSR

CP

S1S0工作方式

00保持01右移10左移11并入

异步清零并行输入端并行输入使能异步清零端左移串行输入端右移串行输入端方式控制端注：寄存器只在移位方式下才从左/右移串行输入DSL和DSR取数据利用中规模寄存器芯片设计时序逻辑电路74194——4-bit双向移位寄存器74LS194LDABCDS1S0

CRQAQCQD

QBDSL

DSR

CP“0”“1”“0”“0”CP“1”“1”“0”10001100111011110000000100110111

QAQBQCQD1000

S1S0工作方式

00保持01右移10左移11并入

“0”“1”利用中规模寄存器芯片设计时序逻辑电路

应用①——4-bit扭环形计数器环形计数器该怎样设计？

应用②——寄存器级联利用中规模寄存器芯片设计时序逻辑电路74LS194LDABCDS1S0

CRQAQCQD

QBDSL

DSR

CP74LS194LDABCDS1S0

CRQAQCQD

QBDSL

DSR

CPCPS1S0构造

8-bit移位寄存器

设计要点两块芯片同步工作工作方式相同左移方式下，高位芯片的QA连接低位芯片的DSL右移方式下，低位芯片的QD连接低位芯片的DSR利用中规模寄存器芯片设计时序逻辑电路

应用③——节日彩灯（8位扭环形计数器）工作原理：按下清0键，8个LED都亮；然后从L0开始，每来一个CP，各LED依次熄灭；当L7熄灭后，从L0开始，每来一个CP，各LED又依次点亮；重复此规律。①L0L1L2L3②

L4L5L6L7000010001100

111011111111111111111111

01110011

00010000

0000

00000000000000000000

00000000100011001110

1111

1111

1111

1111

1111

011100110001QAQBQCQD

CRS1S0CP74194②“1”QAQBQCQD

DSRABCDLDCRS1S0CP74194①+5V清0键L0“0”“1”“0”DSRABCDLD1秒CPL1L2L3L4L5L6L7

S1S0工作方式

00保持01右移10左移11并入

S1S0工作方式

00保持01右移10左移11并入

CR=0，寄存器清零，

F7F6F5F4F3F2F1F0=00000000∵F7=0，∴S1S0=11，LD=0，是并行输入方式CP↑，并行输入，即F7F6F5F4F3F2F1F0=1111110D6

∵S1S0=10，LD=1，是左移工作方式

CP↑,左移，即F7F6F5F4F3F2F1F0=111110D6D5

CP↑,左移，即F7F6F5F4F3F2F1F0=111110D6D5D4

…….

CP↑,左移，即F7F6F5F4F3F2F1F0=0D6D5D4D3D2D1D04.返回步骤2反向后,S0=0,S1S0=10，下一刻左移反向后,S0=1,S1S0=11，下一刻并入工作分析①74LS194LDABCDS1S0

CRQAQCQD

QBDSL

DSR

CP②74LS194LDABCDS1S