2017年4月自考06169电子电路EDA技术试题及答案含解析

电子电路技术年月真题

06169EDA20174

1、【单选题】正确的现代数字系统设计的流程是

设计准备→设计输入→适配→综合→功能仿真→编程下载→时序仿真→硬件测试

设计准备→设计输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试

A:

设计准备→设计输入→功能仿真→综合→时序仿真→编程下载→适配→硬件测试

B:

设计准备→设计输入→功能仿真→适配→时序仿真→编程下载→综合→硬件测试

C:

答D:案：B

解析：正确的现代数字系统设计的流程是：设计准备→设计输入→功能仿真→综合→适配

→时序仿真→编程下载→硬件测试。

2、【单选题】FPGA的可编程结构是主要基于

查找表(LUT)

ROM可编程

A:

PAL可编程

B:

与或阵列乘积项

C:

答D:案：A

解析：FPGA的可编程结构是主要基于查找表(LUT)。

3、【单选题】在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为

仿真器

综合器

A:

适配器

B:

下载器

C:

答D:案：B

解析：在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件为综合器。

4、【单选题】在verilogHDL的always块语句本身是

顺序执行

并行执行

A:

顺序执行或并行执行

B:

串行执行

C:

D:

答案：B

解析：在verilogHDL的always块语句本身是并行执行。

5、【单选题】下列标识符中,不合法的标识符是

9moon

State0

A:

Not_Ack_0

B:

signall

C:

答D:案：A

6、【单选题】在现代数字系统设计中,IP模块的使用是常用的有效设计方法之一。下面对IP

模块的描述,错误的是

IP即知识产权产品

调用IP核能避免重复劳动,大大减轻工程师的负担

A:

IP即为网络协议

B:

IP模块的重用是使得数字电路系统赢得迅速上市时间的主要策略之一

C:

答D:案：C

7、【单选题】用VerilogHDL的assign语句赋值的方法一般称为

连续赋值

并行赋值

A:

串行赋值

B:

函数赋值

C:

答D:案：A

解析：连续赋值语句用于组合逻辑的建模。等式左边是wire类型的变量。等式右边可以

是常量、由运算符如逻辑运算符、算术运算符参与的表达。在initial或always外的

assign赋值语句称为连续赋值语句，一般在描述纯组合电路时使用。

8、【单选题】数字系统中的ASIC可以分为哪两大类?

全定制ASIC、半定制ASIC

FPGA,CPLD

A:

门阵列、PLD

B:

简单低密度PLD,复杂高密度PLD

C:

答D:案：A

解析：数字系统中的ASIC可以分为全定制ASIC、半定制ASIC。

9、【单选题】大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描

述中,正确的是

FPGA全称为复杂可编程逻辑器件

FPGA是基于乘积结构的可编程逻辑器件

A:

基于SRAM的FPGA器件,在每次上电后必须进行一次配置

B:

在Xilinx公司生产的器件中,Spartan-3E系列属CPLD结构

C:

答D:案：C

10、【单选题】在VerilogHDL的逻辑运算中,设A=8’b11010001,B=8’b00011001，则表达

式“A&b;”的结果为

8’b00010001

8’b11011001

A:

8’b11001000

B:

8’b00110111

C:

答D:案：A

11、【单选题】下列语句中,不属于并行语句的是

非阻塞赋值语句

assign语句

A:

元件例化语句

B:

case语句

C:

答D:案：D

12、【单选题】关于可编程逻辑器件的分类,下面说法正确的是

PLA、PAL、GAL属于高密度可编程逻辑器件

CPLD基本上采用熔丝方式编程

A:

FPGA基本上采用SRAM配置存储器方式编程

B:

FPGA基本上采用浮栅编程技术方式编程

C:

答D:案：C

13、【单选题】在下列选项中,XILINX公司提供的SOPC嵌入式解决方案的硬核处理器是

PicoBlaze

NIOSII

A:

MicroBlaze

B:

C:

PowerPC

答D:案：C

解析：MicroBlaze嵌入式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC

处理器软核，具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、军

事、高端消费市场等领域。

14、【单选题】在ISEFundation集成开发环境下,属于第三方的综合工具的是

Modelsim

Synplify

A:

XST

B:

ChipScope

C:

答D:案：B

15、【单选题】基于FPGA的DSP系统进行数字信号处理,不具有的因素特点是

高度的并行性

重构的灵活性好

A:

性价比高

B:

信号处理能力较低

C:

答D:案：D

解析：基于FPGA的DSP系统进行数字信号处理，具有的因素特点是：（1）高度的并行

性；（2）重构的灵活性好；（3）性价比高。

16、【判断题】硬件软化是指硬件的设计使用软件编程的方式进行,整个设计和修改过程如

同完成软件设计一样方便和高效。

正确

错误

A:

答B:案：A

17、【判断题】功能仿真是在选择了具体器件并完成布局、布线之后进行的快速时序检验。

正确

错误

A:

答B:案：B

解析：错误。把功能仿真改为时序仿真

18、【判断题】ISEDesignSuite10.1整合了Xilinx的嵌入式、DSP和逻辑设计的设计工

具。

正确

错误

A:

答B:案：A

19、【判断题】ChipScopePro是ISE集成套件中的片外逻辑分析工具。

正确

错误

A:

答B:案：B

解析：错误。把片外改为片上。

20、【问答题】FPGA中的嵌入微处理器一般情况下可以有3种不同的使用模式,分别是哪三

种使用模式?

答案：答：状态机模式:可以无外设、无总线结构和无实时操作系统,达到最低的成本,应

用于VGA和LCD控制等,达到可高或可低的性能。单片机模式:包括一定的外设,可以利

用实时操作系统和总线结构,以中等的成本,应用于控制和仪表,达到中等的性能。定制

嵌入模式:高度集成扩充的外设,实时操作系统和总线结构,达到高性能,应用于网络和无线

通信等。

21、【问答题】简述VerilogHDL语句中阻塞赋值与非塞赋值的不同。

答案：答：“阻塞赋值”可以看作一步进程:当没有其它可以打断赋值的描述时,估计等式

右边的值并赋予左边其完成后,才进行下一条语句的执行。“非阻塞赋值”：非阻塞赋

值在赋值开始时计算表达式右边的值,到了本次仿真周期结束时才更新被赋值变量,且也许

其它语句的同时赋值。不影响其赋值结果。非阻塞赋值为寄存器数据类型而设,所以只

能被允许在程序块里面出现,比如initial块和always块。不允许持续性赋

22、【问答题】什么是IP核?IP核有哪三种有效形式?

答案：答：知识产权IP核有三种不同的存在形式:HDL语言形式,网表形式、版图形式。

分别对应我们常说的三类IP内核:软核、固核和硬核。

23、【问答题】传统设计方法和EDA设计方法有何不同?

答案：答：传统的设计方法都是自底向上的;EDA设计方法是自顶向下。不同点在于:(1)

传统设计方法采用的是手动设计,而EDA设计方法是自动设计;(2)传统设计方法硬、软

件分离,而EDA设计方法打破了硬、软件屏障;(3)传统设计方法设计周期长,而EDA设计

方法设计周期短。

24、【问答题】FPGA设计中需要完成功能仿真和时序仿真,简述时序仿真和功能仿真的不同

点。

答案：答:功能仿真是直接对HDL语言、原理图描述或其它描述形式描述的逻辑功能进行

测试模拟,以了解其实现的功能是否满足原设计的要求。它是由设计输入的行为级或RTL

级代码、测试数据参与的测试程序以及调用模块的行为仿真模型共同参与完成逻辑功能的

验证。功能仿真没有延时信息,仿真过程不涉及任何具体器件的硬件特性。时序仿真是在

选择了器件之后,由适配器完成布局、布线并得到HDL网表和标准延时文件,以及FPGA基

本单元仿真模型和测试程序,它们共同参与时序仿真。时序仿真包含了器件的硬件特性参

数和内部连线时延的仿真,是接近真实器件运行特性的仿真,因而仿真精度高。

25、【问答题】分析test1程序模块,完成下列题目。(1)完成程序填空。(2)分析程

序,根据输入信号得到功能仿真相应的输出信号,完成题28表填空。

答案：(1)data_in33,endtask,1’b0,1’b0（2）略

26、【问答题】分析tes2程序模块,画出该模块综合后输出的电路原理图。

答案：

27、【问答题】根据下图所示原理图写出相应的VerilogHDL程序。

答案：

28、【问答题】设计一个有限状态机系统,在时钟clk上升沿的控制下,实现检测与clk同步

输入的