微机原理与接口技术吉海彦主编机械工业出版社课后习题答案

第一章：答案：1.1人们通常把运算器和控制器看做一个整体称为中央处理器。随着大规模、超大规模集成电路技术的开展，在微型计算机中已将CPU继承为一个芯片，称为微处理器,通常也称微处理机！ 微型计算机是以微处理器为核心，加上由大规模集成电路制作的存储芯片〔RAM和ROM〕、i/o接口和系统总线组成的，该层次即使已安装了CPU和内存的条的主板。 微型计算机系统是以微型计算机为核心，在配以相应的外部设备、电源、辅助电路和控制微型计算机工作的软件系统而构成的完整计算机系统。。 三者的相互关系：单纯的微处理器不是计算机，单纯的微型计算机也不是完整的微型计算机系统，他们都不能独立工作，只有计算机系统才是完整的数据处理系统，才具有实用意义。 1.2微型计算机是由硬件系统和软件系统组成的整体。 硬件系统是指计算机实际的物理设备，它包括运算器，控制器，存储器，输入接口和输出接口这五个根本局部和相应的外部设备。 运算器是完成数值运算和逻辑运算的部件；控制器是是存储器、运算器以及输入输出设备有序工作的设备；存放器组是在需要重复使用某些操作数或者中间结果时，就可以将他们暂时存放在存放器里，防止对存储器的频繁访问，从而缩短指令长度和指令执行时间，加快CPU的运算速度，同时也给编程带来方便；存储器是保存二进制信息，而且能快速对信息进行读写处理，分为外存和内存； 软件系统：一般是指在计算机上运行的各类程序及其相应的文档的集合，硬件系统只有在软件系统的支撑下才能发挥其对数据的处理能力。1.3总线是一组导线，用来在微机的各部件之间提供数据、地址和控制信息的传输通道。总线分为三类1、地址总线2、数据总线3、控制总线1.4微型计算机没执行一条指令都是分为三个阶段：取指令、分析指令和执行指令 取指令阶段的任务是：根据程序计数器(PC)中的值从存储器里读出现行指令，送到指令存放器IR，然后PC自动加以，指向下一条指令地址。分析指令阶段的任务：将IR中的指令操作码译码，分析其指令性质。执行指令阶段的任务是：取出操作数，执行指令规定的操作。1.5把执行一项信息处理任务的程序代码，以字节为单位，按顺序存放在存储器的一段连续的存储区域内，这就是程序存储；计算机工作时，CPU中的控制器局部，按照程序指定的顺序〔由代码段存放器CS及指令指针存放器IP指引〕，到存放程序代码的内存区域去取指令代码，在CPU中完成对代码的分析，然后，由CPU的控制局部依据对指令代码的分析结果，实时地向各个部件发出完成该指令功能所需要的控制信号，这就是程序控制的概念。第二章2.11：总线接口局部BIU和执行部件EU2、BIU功能：BIU是联系微处理器内部和外部的重要通道，是根据执行部件EU的请求，负责完成CPU与存储器或者I/O设备之间的数据传送。EU功能：指令译码、执行指令、向BIU传送偏移地址信息、管理通用存放器和标志存放器。3、BIU可以配合EU执行指令，传送数据，EU则向BIU传送偏移地址信息。2.2：CS代码段存放器：存放当前的程序代码段的基地址 DS数据段存放器：存放当前程序所用数据段基地址 SS堆栈段存放器：存放当前对战段基地址 ES扩展段存放器：存放辅助数据所在段的基地址 IP指令指针：IP的内容是总线接口部件要取的下一条指令的偏移地址 FR标志位存放器：用于存放ALU中运算结果的重要状态或特征 IF指令队列：用来暂时存放从存储器取出的指令的一组存放器2.3：实现地址线和数据线的复用2.4：节约引脚，降低复杂度2.5 ：输入MN/MX的状态决定了8086、8088的工作状态模式，影响COU的8个引脚的功能，当该信号为低电平时，说明CPU工作在最大模式，当信号为高电平时，CPU工作在最小模式下 最大模式：将S2、S1、S0作为总线控制器8288的输入，进行译码后产生存储器、I/O的读写等控制信号。 最小模式：M/IO存储器、输入输出控制信号，用于区分进行存储器访问还是I/O访问。M/IO为高电平时，表示CPU访问存储器，低电平是，表示访问I/O端口。2.6：INTR〔interruptrequest〕 当INTR=1，IF=1时，CPU在当前指令结束后，立即转入中断响应周期响应中断。2.7：答：8086为16位处理器，可访问1M字节的存储器空间；1M字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体；偶体的数据线连接D7-D0，“体选〞信号接地址线A0；奇体的数据线连接D15-D8，“体选〞信号接BHE#信号；BHE#信号有效时允许访问奇体中的高字节存储单元。所以可以通过A0、BHE#取不同的值来实现对8086的低字节访问、高字节访问及字访问。2.8：为了用16为存放器实现对IBM存储空间的寻址，在8086、8088系统中，把1MB的存储空间分成很多逻辑段，每一段都在一个连续区域内，容量最大64KB，这样段内就可以采用16位寻址了。2.9：逻辑地址：有段地址和偏移地址组成 物理地址：存储单元的实际地址，在1MB的存储器里，每一个存储单元都有唯一的20位地址。 偏移地址：此存储单元相对它所在段基地址的字节距离，偏移地址为16位无符号数，简称偏移量。2.10：0C00E0H+20C0H=0C21A0H2．11：1、 32H:00110010B23H:00100011B 00110010B+00100011B=01010101BCF=0AF=0PF=12F=0SF=00F=02\ 0AH:00001010B34H:00110100B 00001010B+00110100B=00111110B CF=0AF=0 PF=0ZF=0SF=00F=02.12：首地址：E2100H 最高地址：E210H+FFFFH=1E10FH2.13:31000H+FFFFH-40FFH=3CF00H 64K*2-3CF00H2.14:1、8088的指令队列长度是4B队列中出现一个空闲字节时，BIU自动访问存储器取指令补充队列；8086的指令队列长度为6B，队列中出现两个空闲字节时,BIU自动访问存储器取出指令补充指令队列。 2、8088的地址/数据复用总线为8条，即AD7~AD0，访问一个字需要两个读写周期，8086的地址/数据复用线为16条，即AD15~AD0，访问一个字要一个读写周期，访问一个非标准字需要两个读写周期。 3、8088中的存储器输入输出控制信号为M/IO,而8086为M/IO两者功能相同 4、8086的引脚BHE/S7在8088中为SS0与M/IO.DT/R一起决定最小模式的总线周期操作。2.15：时钟T是CPU的根本时间计量单位，它由计算机主频决定 总线T是CPU通过系统总线对外部存储器或者I/O口进行一次访问所需时间。 四个时钟周期组成一个根本总线周期2.16：〔课本54页〕由4个T状态和等待状态组成 1、T1状态：CPU向地址/状态和地址/数据多路复用总线上发送地址信号，指出要寻址的存储单元或者I/O端口地址 2、T2状态CPU从总线上撤销地址，是总线的低16位悬空，置成高阻抗状态 3、T3状态 4、T4状态 5、TW等待状态 6、TI空闲状态2.17：1、在被访问的存储器或者外设动作速度比拟慢情况下 2、取决于存储器或者外设的数据传输情况2.18:1、各个命令信号的出现，必须有严格的时间按先后顺序，这种严格的时间上的先后顺序就称作时序。 2、〔课本55页〕2.19：FR=0000H,DS=0000H,IP=0000H,SS=0000H,IF=0000H,CS=0FFFFH,ES=0000H,从FFFF0H处开始执行程序。第三章3.11、错AL为8位BX为16位，不等长2、错不可立即赋值3、错误要有BX4、错误不可同时操作5、错误范围超出6、正确7、错必须是8位或者16位8、错误超出8位9、错误不等长10、错误赋值给CF3．2无物理地址1、MOVAX,0000HANDAX,0XORAX,AX2、MOVCL,4RORRL,CL 3、 4、TEXTDX,0202H3.4START:XORALMOVZERO,ALLEASI,BUFFERMOVCX,100CLDCHECK:LODSBORALJZX2X2：INCZERONEXT:LOOPCHECKHLT3.5：第一条指令是把2000H直接赋给AX 第二条指令是把2000H里面的内容赋给AX3.6左移一位：SHLAX,1RCLDX,1RCRAX,1ROLAX,1右移一位SHRAX,1RCRDX,1RCLAX,1RORAX,13.7MOVAX,3000HMOVDS,AXMOVAX,6000HMOVES,AXMOVSI,1000HMOVDI,1500HMOVCX,1000CLDNEXT:REPMOVESB3.8：SP=0FFCH SS=1000H CX:2030H30H20H34H12H78H56HCX=2030HSP=1000H3.9：3FH的地址最高位为1时，AH为03.10 1、05H,31H,39H,43H,30H,46H,03H,0BH,08H,0AH 2、功能：将内存区table里的数值和字符转化为ASSII码，循环五次第四章4．11、把11H赋给AL2、把DATA2的偏移地址赋给BX3、把STRING的偏移地址赋给SI4.216H16WORD0?30?32、0000010002000000010102000000010002000FAH0FFH?0058H02H5N4.320H50H05H07H41H00H00H00HWELCOME!164.5 SECLE:MOVAH,01H INT21 COMAL,’Y’ JEYESCMPAL,‘N’ COMAL,’n’ JENO COMAL,’y’ JEYES JMPSECLE YES:…... NO:……4.6DATASEGMENTMASCDB‘6’,’3’,’B’,MBINDB2DUP(?)DATAENDSCODESEGMENTASSEMUCS:CODE,DS:DATABEGIN:MOVAX,DATAMOVDS,AXMOVCL,4MOVCH,CLLEASI,MASCCLDXORAX,AXXORDX,DXNEXT1:LODSMASCANDAL,7FHCMPAL,’0JLERRORCMPAL,’9JGNEXT2SUBAL,30HJMPNEXT3NEXT2:CMPAL,’A’JLERRORCMPAL,’F’JGERRORSUBAL,37HNEXT3:ORDL,ALRORDX,CLDECCHJNZNEXT1MOVWORDPTRMBIN,DXMOVAH,4CHINT21HCODEENDSENDBEGIN4.7解：DATASEGMENTSTRINGDB30，？，30DUP〔？〕DATAENDSCODESEGMENTASSUMECS：CODE，DS：DATASTART：MOVAX，DATAMOVDS，AXLEADX，STRINGMOVAH，0AHINT21HMOVCL，STRING+1XORCH，CHADDCX，2ADDDX，CXMOVBX，DXMOVBYTEPTR[BX]，'$'LEADX，STRING+2MOVAH，09HINT21HMOVAH，4CHINT21HCODEENDSENDSTART4.8解：START：XORAL，ALMOVRESULT，ALMOVRESULT+1，ALMOVRESULT+2，ALLEASI，TABLEMOVCX，90CLDCHECK LODSBSUBAL，90JSX1INCRESULTJMPNEXTX1：ADDAL，10JSX2INCRESULT+1JMPNEXTX2：INCRESULT+2LOOPCHECKHLT4.9DATASEGMENTTABLEDB100DUP(?)MAXDB?DATAENDSSTACKSEGMENT DB100DUP(?)STACKENDSCODESEGMENTASSUMECS:CODEDS;DATA,SSSTACKSTARTMOVAX,DATAMOVDS,AXMOVAX,STACKMOVSS,AXLEASI,TABLEMOVDX,0MOVCX,99MOVAL,[SI]NEXT：INCSICMPAL，[SI]JNCCCMOVAL,[SI]CC:DECCXJCXNZNEXTMOVMAX,ALCODE:ENDSENDSTART4.10DATASEGMENTSTRINGDB100,SPACEDB0,LIDB0,GIDB0,NUMDB0?,100DUB(?)STRING1DB“PLEASEINPUTASTRING〞,0D,0A,$STRING2DB“WRONG〞,0D,0A,$DATAENDSSTACKSEGMENTDB100DUB(?)STACKENDSCODESEGMENTASSUMECSCODE,DS,DATA,SS:STACKSTART:MOVEAX,DATAMOVDS,AXMOVAX,STACKMOVSS,AXLEADX,STRINGMOVAH,09HINT21HLEADX,STRINGMOVAH,0AHINT21HMOVCX,STRING+1LEASI,STRINGADDSI,2NEXT:MOVAL,[SI]CMPAL,7AHJNCERRORCMPAL,61HJNZLTADDCMPAL,5AHJNCERRORCMPAL,41HJNCGTADDCMPAL,39HJNCERRORCMPAL,30HJNCNUMADDCMPAL,20HJZSPADDJMPGOONGOON:INCSIDEXCXJNZNEXTEXIT:MOVAH,4CHINT21HERRO:MOVDX,STRING2MOVAH,09HJMPGOONLTADD:INCLIJMPGOONGTADD:INCGTJMPGOONNUMADD:INCNUMJMPGOONSPADD:INCSPAJMPGOOGCODE:ENDSENDSTART4.11解：DATASEGMENTBUFDB100，？，100DUP〔？〕DATAENDSCODESEGMENTASSUMECS：CODE，DS：DATAX1 PROCFARPUSH AXPUSH DXPUSH SIPUSH CXSUBAL，20HMOVSI，ALRETX1 ENDPSTART：MOVAX，DATAMOVDS，AXLEADX，STRINGMOVAH，0AHINT21HLEAST，BUF+2MOVCL，BUF+1XORCH，CHCLDCHECK：LODSB CMPAL，'A'JLNEXTCMPAL，'Z'JGNEXTCALLX1NEXT：LOOPCHECKHLTLEADX，BUF+2MOVAH，09HINT21HMOVAH，4CHINT21HCODEENDSENDSTART第五章5.1 RAM和ROM;ROM为只读存储器，RAM可以读写的随机存储器，RAM掉电数据易失！速度，ram比ROM快！5.2 DRAM的存储单元以电容来存储信息，电路简单，但是电容总存在漏电，时间长了存放的信息就丧失或者出现错误，需要对这些电容充电，即所谓刷新！5.3 内存地址范围是ֿy0：00000H~01FFFH Y3:06000H~07FFFH Y5:0A000H~0BFFFH Y7:0E000H~0FFFFH1、32片2、64片3、8片4、4片5.5 5.7 在主存和CPU之间设子高速缓冲存储器，他是一种容量不是很大，但是速度几乎能够和CPU进行匹配的存储器；作用是为解决存储器系统的容量、存取速度及单位本钱能之间的矛盾，采用Cache结构-主存储结构，把正在执行的指令代码单元附近的一局部代码或者数据从主存中存入Cathe中，供CPU在一段时间内使用由于存储器的访问局限性，有一定的Cache的条件下，可以做到是CPU大局部取指令代码及进行数据的读写操作都只要通过访问Csche，而不是直接访问主存，从而提高速度。5.8 直接映像：每个主存块映像到Cache中的一个指定块的方式成为直接映像 全相联映像：他允许主存中的每一个字块映像到Csche存储器的任何一个字块位置上，也允许从确实被占满的Cache存储器中替换出任哟个旧字块，当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比拟以确定是否命中。组相联映像方式是全相联映像和直接映像的一种折中方案，它将存储空间分为假设干组，各组之间是直接映像，而组之间是全相联映像，5.9 通过分级来提高CPU对存储器的访问速度，协调存储器的速度，容量、本钱之间矛盾第六章6—1什么是接口？为什么计算机内一定要配置接口？答：接口：指CPU和存储器、外部设备或者两种外部设备之间、或者两种机器之间通过系统中线进行连接的逻辑部件〔或称电路〕，它是CPU与外界进行信息交换的中转站。外围设备的种类繁多，有机械式、电子式、磁电式以及光电式等。其所处理的信息有数字信号、模拟信号、电压信号、电流信号。不同的是外围设备出路信号的速度相差悬殊，有的速度慢，有的速度快。另外，微型计算机与不同的外围设备之间所传送的信息格式和电平上下是多种多样的，这样就形成外设接口电路的多样化。接口电路有哪些功能？接口与外设之间设置联络线的目的是什么？答：接口电路有以下功能主机与外设的通信联络控制功能。设备选择功能微机系统中一般有多个外设，主机在不同时刻可能要与不同的外设进行信息交换，I|O接口必须能对CPU送来的外设地址进行译码以产生设备选择信号。数据缓冲功能解决高速主机与低速外设的矛盾，并且采用数据缓冲或锁存也有利于增大驱动能力。信号格式转换功能外设直接输出的信号和所需的驱动信号多与微机总线信号不兼容，因此I|O接口必须具有实现信号格式转换的功能。错误检测功能常见的有传输线路上噪声干扰导致的船速错误和接受与发送速率不匹配导致的覆盖错误。可编程功能表达I|O接口具有较强的通用性、灵活性和可扩充性。复位功能接收复位信号，从而使接口本身以及所连的外设进行重新启动接口与外设之间设置联络线的目的是能够解决两者之间的时需配合问题。6—3I|O接口有几种编址方式？各有什么特点？8088CPU采用何种？答：端口有两种编址方式，一种是端口地址和存储器地址统一编址，即存储器映射方式；另一种是I/O端口地址和存储器地址分开独立编址，即I/O映射方式。存储器映像编址又称为统一编址，此编址的优点：CPU对外设的操作可使用全部的存储器操作指令，寻址方式多，使用方便灵活，且可寻址的外设数量多缺点：I|O端口占用了主存地址，相对减少了主存的可用范围，同时，程序的可读性下降。I|O接口独立编址优点：这种系统中主存和I|O端口的地址可用范围都比拟大，容易掌握编出的程序，可读性好缺点：I|O指令的功能一般比拟弱，在I|O操作中必须借助CPU存放器进行中转，可寻址的范围较小，还必须有相应的控制线来区别是寻址还是外设。8088CPU采用的是I|O端口独立编址的方式。6—4CPU与外设数据传送的方式有哪几种？何谓程序控制方式？它有哪两种根本方式？请分别用流程图的形式描述出来。答：传送的方式有：程序控制、中断控制、直接存储器存取〔DMA〕控制和通道控制等几种方式程序控制方式：指完全由程序来控制CPU与外设之间数据传送的时序关系，又分为同步式〔无条件式〕程序控制方式和查询方式〔条件式〕程序控制方式。什么是中断？什么是中断源？8086系统中有哪些中断源？答：中断：指CPU在正常执行程序时，由于内部或外部事件或程序的预先安排引起CPU暂时终止执行现行程序，转而去请求CPU为其效劳的效劳程序，待该效劳程序执行完毕，又能自动返回到被中断的程序继续执行。中断源：微型计算机中能引起中断的外部设备或内部原因称为中断源。通常的中断源包括一般的输入|输出设备、实时时钟、故障源、软件中断8086包括的中断源有〔1〕硬件中断其中又包括不可屏蔽中断〔NMI〕和可屏蔽中断〔INTR〕〔2〕软件中断其中包括除法出错中断、单步中断、溢出中断、指令中断6—6什么是中断向量？请表达中断向量号〔中断类型〕、中断向量表和中断效劳程序入口地址三者之间的关系？答：中断向量：中断向量即中断源的识别标志，可用来存放中断效劳程序的入口地址或跳转到中断效劳程序的入口地址。关系：每种中断都制定一个中断矢量号，每一种中断矢量号都与一个中断效劳程序相对应。中断效劳程序的入口地址存放在内存储器的中断矢量表内。中断矢量表是中断矢量号与它相应的中断效劳程序转换表。8086以中断矢量为索引号，从中断矢量表中取得中断效劳程序的入口地址。6—7简述8086CPU对中断的响应和处理过程。答：中断响应过程：CPU接受到外设的中断请求信号时，假设为非屏蔽中断请求，则CPU执行完现行指令后，立即响应中断，假设为可屏蔽中断请求，能否响应中断，还取决于CPU的中断允许触发器的状态。只有当其为“1〞〔即允许中断时〕，CPU才能响应可屏蔽中断：假设其为“0〞〔即禁止中断时〕，即使有可屏蔽中断请求，必须满足一下3个条件1〕无总线请求2〕CPU允许中断3〕CPU执行完现行指令。处理过程：中断处理就是执行中断效劳程序中规定的操作，主要包括：〔1〕保护现场〔2〕开中断〔3〕中断效劳〔4〕中断返回在中断返回时，再进行以下操作：a.关中断b.恢复现场c.开中断8359A对中断优先权的管理方式有哪几种？简述链式中断优先级排队电路的工作过程？答：8359A对中断优先权的管理，可以概括为完全嵌套方式、自动循环方式和中断屏蔽方式在链式优先权排队电路中，假设上一级的中断响应传递出信号为“0〞，则屏蔽了本级和所有的低级中断；假设上一级的中断响应传递输出信号为“1〞，在本级有中断请求时，转去执行本级的中断效劳程序，且使本级传递至下级的中断响应输出为“0〞，屏蔽所有低级中断；假设本级没有中断请求，则允许下一级中断。故在链式电路中，排在最前面的是中断源优先权最高。硬中断和软中断的比拟硬中断的特点：中断响应周期，CPU需要发中断答复信号(NMI硬中断不发中断答复信号)。硬中断是外部事件而引起的中断，因此，硬中断具有随机性和突发性。中断号由中断控制器提供(NMI硬中断的中断号由系统指定为02H)。是可屏蔽的(NMI硬中断是不可屏蔽的)软中断的特点：软中断是执行中断指令而产生的，无需外部施加中断请求信号。在IBM-PC汇编语言指令系统中，设置了中断指令，在程序需要调用某个中断效劳程序时，只要安排一条响应中断指令，就可转去执行所需要的中断程序，因此，中断的发生不是随机的，而是安排好的。中断响应周期，CPU不需要发中断答复信号；软中断的中断号是在指令中给出的，因此，不需要使用中断控制器；是不可屏蔽的。第七章7-1用Inter8255A作为接口芯片，编写满足下述要求的三段初始化程序。将A口和B口置成方式0，A口和C口作为输入口，B口作为输出口。将A口置成方式2，B口置成方式1，B口作为输出口。将A口置成方式1且作为输入，PC6和PC7作为输出，B口置成方式1且B口作为输入口。解：〔1〕MOVAL,99HOUT0D