数字电路朱数电三章

数字电路

DigitalCircuit

朱亚平

中国传媒大学信息工程学院

基本逻辑门电路TTL

集成逻辑门电路CMOS

集成逻辑门电路第三章门电路门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门······门电路中以高/低电平表示逻辑状态的1/0。3.1概论高电平和低电平的含义

高电平和低电平为某规定范围的电位值，而非一固定值。

高电平信号是多大的信号？低电平信号又是多大的信号？10高电平低电平01高电平低电平正逻辑体制负逻辑体制由门电路种类等决定3.2.1二极管的开关特性

当输入vI为低电平VIL时，二极管反向截止。

当输入vI为高电平VIH时，二极管正向导通。

二极管的伏安特性R可以不要吗？3.2

半导体二极管门电路设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VD=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为03.2.2

二极管与门加到A,B的VIH=3VVIL=0V二极管导通时VD=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为03.2.3

二极管或门二极管门电路的缺点1.电平有偏移:输入和输出的高低电平不同2.带负载能力差只用于集成电路内部的逻辑单元主要要求：

了解三极管的开关特性。3.5

TTL集成逻辑门

掌握TTL基本门的逻辑功能和主要外特性。了解其他类型TTL门电路的逻辑功能和应用。TTL集成电路中采用双极型三极管作为开关器件

双极型三极管由管芯、三个电极和外壳TTL集成逻辑门

管芯由三层P型和N型半导体结合在一起构成，有PNP和NPN两种三极管为什么能用作开关？

怎样控制它的开和关？当输入vI为低电平，使

vBE<VON时，三极管截止。

iB

0，iC

0，C、E间相当于开关断开。

三极管关断的条件和等效电路负载线临界饱和线

饱和区放大区3.5.1三极管的开关特性

截止区三极管截止状态等效电路(一)三极管的开关特性vBE<VONvI=VILvBE+-QAvCEVCE(sat)OiCMNIB(sat)TSIB＝0IC(sat)QAvCEVCE(sat)OiCMNIBSTS临界饱和线

饱和区放大区

vI增大使

iB增大，从而工作点上移，iC增大，vCE减小。截止区

vI增大使vBE>VON时，三极管开始导通，iB>0，三极管工作于放大导通状态。

S为放大和饱和的交界点，这时的iB称临界饱和基极电流，用IBS表示；相应地，ICS为临界饱和集电极电流；VBE(sat)为饱和基极电压；

VCE(sat)为饱和集电极电压。对硅管，VBE(sat)

0.7V，VCE(sat)

0.3V。在临界饱和点三极管仍然具有放大作用。IB＝0ICSQAvCEVCE(sat)OiCMNIBSTS临界饱和线

饱和区放大区截止区vI=VIH三极管开通的条件和等效电路当输入

vI为高电平，使iB≥

IBS时，三极管饱和。

vBE+-vCE

VCE(sat)

0.3V

0，C、E间相当于开关合上。

三极管饱和状态等效电路三极管饱和时VBE等于多少？从逻辑关系上考虑，三极管相当于一个什么门？

iB愈大于IBS，则饱和愈深。由于VCE(Sat)

0，因此饱和后iC基本上为恒值，

iC

ICS=截止条件

饱和条件vBE＜

VONiB＞

IBS

可靠截止条件为vBE≤0

三极管工作于开关状态的条件3.5.2TTL反相器的电路结构和工作原理一、电路结构设

推拉式输出电路TTL电路输入端悬空时相当于输入什么电平？结导通压降二、电压传输特性输出电压随输入电压变化的特性TTL非门电压传输特性曲线截止区线性区

饱和区阈值电压VTH

线性区是长些好还是短些好？噪声容限越大，抗干扰能力越强。74系列门电路VNH=VNL=0.4V输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。

输入高电平噪声容限VNH输入低电平噪声容限VNL三、输入端噪声容限噪声容限大好还是小好？一、输入特性3.5.3TTL反相器的静态输入特性和输出特性1.

输入伏安特性输入端等效电路⑴当vI=VIL=0时输入短路电流⑵当vI=VIH=3.4V时TTL反相器的输入特性输入漏电流2.

输入负载特性

RI<ROFF时，相应输入端相当于输入低电平。对TTL系列，ROFF

700

。

RI>RON时，相应输入端相当于输入高电平。对TTL系列，RON

2.5k

。输入负载特性曲线0vI/VRP/k

VOFF1.4FROFFNRON输入负载特性测试电路

二、输出特性高电平输出等效电路高电平输出特性1.

高电平输出特性TTL系列规定输出高电平时，最大负载电流不超过0.4mA。2.

低电平输出特性低电平输出等效电路低电平输出特性3.5.4其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门AB与结构推拉式输出结构2.或非门或非结构这是什么门？3.与或非门ABCDAB+CDAB+CD4.异或门ABABA+BA+B+ABA+B这是什么门？二、集电极开路的门电路（OC门）Y即Opencollectorgate，简称

OC门。

OC门可以实现线与只有OC门才能实现线与。注意三、三态输出门三态门的用途逻辑门多余输入端的处理与门和与非门的多余输入端接逻辑

1或者与有用输入端并接。悬空或门和或非门的多余输入端接逻辑

0或者与有用输入端并接[例]欲用下列电路实现非运算，试改错。

(ROFF

700

，RON

2.1k

)RC3.2、3.3、3.8、3.13、3.14、3.18(a/b/d)、3.19作业是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。比之TTL，其突出优点为：微功耗、抗干扰能力强。主要要求：

掌握CMOS反相器的电路、工作原理和主要外特性。了解CMOS数字集成电路的应用要点。掌握CMOS与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。3.3CMOS门电路

3.3.1MOS管的开关特性一、MOS管的结构源极S(Source)、栅极G(Gate)漏极D(Drain)、衬底B(Substrate)金属层氧化物层半导体层PN结以N沟道增强型为例：以N沟道增强型为例：当VGS=0时，D-S间是两个背向PN结串联，iD=0当VGS>0时，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压二、输入特性和输出特性输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：

iD=f(VDS)

对应不同的VGS下得一族曲线。输出特性曲线（分三个区域）截止区恒流区可变电阻区截止区：VGS<VGS(th)，iD=0,ROFF>109Ω恒流区：

iD

基本上由VGS决定，与VDS

关系不大可变电阻区：当VDS较低（近似为0），VGS一定时，这个电阻受VGS控制、可变。三、MOS管的基本开关电路为什么要有这个限制四、等效电路OFF，截止状态

ON，导通状态五、MOS管的四种类型增强型耗尽型大量正离子导电沟道一、电路结构vIvOVDDTNTPiD增强型NMOS管(驱动管)增强型PMOS管(负载管)构成互补对称结构

当VIL=0时，要求VDD>VGS(th)N+｜VGS(th)P｜且VGS(th)N=｜VGS(th)P｜

当VIH=VDD时，3.3.2CMOS反相器电路结构和工作原理vIvOVDDTNTPiD可见该电路构成CMOS非门，又称CMOS反相器。无论输入高低，TN、TP中总有一管截止，使静态漏极电流iD

0，因此CMOS反相器静态功耗极微小。一、电路结构二、电压、电流传输特性vIvOVDDTNTPiD二、电压、电流传输特性三、输入噪声容限三、输入噪声容限结论：可以通过提高VDD来提高噪声容限。3.3.5其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门2.或非门带缓冲级的CMOS门电路与非门解决方法二、漏极开路的门电路（OD门）

OD门的使用

三、CMOS传输门及双向模拟开关1.传输门三、CMOS传输门及双向模拟开关2.双向模拟开关四、三态输出门

CMOS电路逻辑功能的分析

CMOS电路逻辑功能的分析

CMOS电路逻辑功能的分析

1.注意不同系列

CMOS电路允许的电源电压范围不同，一般多用+5V。电源电压越高，抗干扰能力也越强。

3.3.6CMOS集成逻辑门使用要点

2.

闲置输入端的处理不允许悬空。

与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。3.输入电路要有过流保护功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大(VOH

VDD，VOL

0V)

输入阻抗高扇出系数大CMOS门电路比之TTL的主要特点

[例]试改正下图电路的错误，使其正常工作。CMOS门TTL门OD门(a)(b)(c)Y

=

A

+

BTTL门OD门VDDOD门TTL门悬空CMOS门悬空CMOS门Y

=ABVDD解：[例]当下列电路分别是TTL电路和CMOS电路时，怎样实现非运算。Y1可用两级电路2个与非门实现之[例]试分别采用与非门和或非门实现与门和或门。解：(1)

用与非门实现与门设法将Y=AB用与非式表示因为Y=AB因此，用与非门实现的与门电路为将与非门多余输入端与有用端并联使用构成非门可用两级电路

3个与非门实现(2)

用与非门实现或门因此，用与非门实现的或门电路为因为

Y

=

A

+