时序电路的分析、设计及测试_第1页
时序电路的分析、设计及测试_第2页
时序电路的分析、设计及测试_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电路设计与仿真八实验目的：1.学习常用时序电路的分析、设计及测试方法。2.掌握同步二进制计数器，异步二进制计数器的工作原理。3.掌握加、减法计数器的设计方法。实验原理：根据二进制加法运算规则，在一个多位二进制的i位一下各位皆为1时，则第i位应改变状态。而最低位的状态在每次加1时都要改变。例如：实验内容：1.实验电路图如图所示，按图连接电路，电路为一个二进制加法计数器，运行仿真，观察电路的工作状态；记录电路图及实验结果于实验报告中电路图如下：上图的驱动方程为：J1=K1=1;J2=K2=Q1;J3=K3=Q1Q2;J4=K4=Q1Q2Q3;由JK触发器的特性方程Q*=JQ’+K’Q可知状态方程为：Q1*=Q1’;Q2*=Q1Q2’+Q1’Q2=Q1Q2;Q3*=Q1Q2Q3;+(Q1Q2)’Q3=(Q1Q2)Q3;Q4*=Q1Q2Q3Q4’+(Q1Q2Q3)’Q4=(Q1Q2Q3)Q4;将Q1Q2Q3Q4的原态0000代入状态方程，可以得到0001——1111的十六个循环状态，当电路的下降沿信号到第十六个时，回到0000状态，即该电路可以计0——15共16个数,与逻辑分析仪的波形图结果一致。2.实验电路图如图所示，按图连接电路，电路为一个异步二进制加法计数器，运行仿真，观察电路的工作状态；记录电路图及实验结果于实验报告中电路图如下：上图的驱动方程为：J1=K1=1;J2=K2=1;J3=K3=1;J4=K4=1;由JK触发器的特性方程Q*=JQ’+K’Q可知状态方程为：Q1*=Q1’;Q2*=Q2’;Q3*=Q3’;Q4*=Q4’;由电路图可知，第一个JK触发器接收第一个下降沿信号时，Q*=Q’=1;后面的JK触发器时钟信号始终为0，保持，故输出数

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论