数字电子技术项目教程课件

项目二抢答器电路设计与装调专题1 RS触发器专题2 JK、D、T、T′触发器任务1

抢答器电路仿真任务2

抢答器电路制作与调试数字电子技术项目教程ppt专题1 RS触发器触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。它有稳定的状态：0状态和1状态；在不同的输入情况下，以被置成0状态或1状态；当输入信号消失后，所置成态能够保持不变。触发器有三个基本特性：（1）有两个稳态：0状态和1状态；（2）在不同的输入情况下，它可以被置成0状态或1（3）当输入信号消失后，所置成的状态能够保持不数字电子技术项目教程ppt触发器有很多种，按逻辑功能可分为RS触发器触发器、D触发器、触发器等；按结构可分为主从持阻塞型和边沿型触发器等；按有无统一动作的时拍可分为基本触发器和时钟触发器等。数字电子技术项目教程ppt2.1.1

基本RS触发器•信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态电路组成和逻辑符号信号输入低电平有数字电子技术项目教程ppt工作原理RSQ10101011不变00不定数字电子技术项目教程ppt①R=0、S=1时：由于R=0，不论原来Q为0还是1，数都字电有子技术Q项=目教1程；ppt

再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器允许出现这种情况，这就是基本RS触发器的约束条件。现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。状态转换表数字电子技术项目教程ppt次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式数字电子技术项目教程ppt2.1.2

同步RS触发器1.电路组成及逻辑符号在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。数字电子技术项目教程ppt2.逻辑功能分析现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。同步RS触发器功能表数字电子技术项目教程ppt3.状态转换图4.工作波形图（又称为时序图，设初态为0）置1保持置0置1同步RS触发器的时序图5.同步触发器的空翻同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转称为空翻。2.1.3

同步触发器的功能描述方法1．述语和符号时钟脉冲CP：同步脉冲信号数据输入端：又称控制输入端，RS触发器的数据输入端是R和S发器的数据输入端是J和K；D触发器的数据输入端是D等。初态Qn

：某个时钟脉冲作用前触发器的状态，即老状态，也称为次态Qn+1

：某个时钟脉冲作用后触发器的状态，即新状态。

2．触发器逻辑功能的五种表述方式⑴状态表状态表以表格的形式表达了在一定的控制输入条件下，在冲作用前后，初态向次态的转化规律，称为状态转换真值表，状态表，也称为功能真值表。特性方程特性方程以方程的形式表达了在时钟脉冲作用下，次态Q态Qn及控制输入信号间的逻辑函数关系。激励表激励表以表格的形式表达了在时钟脉冲作用下实现一定的换(由初态Qn到次态Qn+1)，应施加怎样的控制输入条件。状态图以图形的形式表示在时钟脉冲作用下，状态变化与控制输变化关系，又叫做状态转换图。时序图反映时钟脉冲、控制输入及触发器状态对应关系的工作波为时序图。时序图能够清楚地表明时钟信号及控制输入信号间控制关系。专题2 JK、D、T、T′触发器2.2.1

JK触发器一、主从型JK触发器1．电路结构工作原理当CP=1时，从触发器FF2输出状态保持不变；此时主触发正常工作，主触发器的状态随J、K端输入信号状态的变化而改当CP=0时，主触发器输出状态不变；从触发器开始工作

S2=Q1，所以当主触发器输出Q1=1时，S2=1，从触发器置“1”触发器Q1=0时，S2=0，从触发器置“0”。即：从触发器的状态发器决定。逻辑功能分析JK触发器状态表JK触发器激励表结合JK触发器的状态转换真值表和卡诺图化简规则可得到其方程：JK触发器状态转换图JK触发器时序图4．主从触发器的一次翻转问题主从触发器采用分步工作方式，解决了同步触发器的空翻提高了电路性能，但在实际应用中仍有一些限制。主从型触发器在CP=1期间，主触发器能且仅能翻转一次的叫一次翻转。由于一次翻转问题的存在，降低了主从解发器的能力，因而限制了主从型触发器的使用。为了避免这种现象出现，要求在CP=1期间、状态不能改变二、抗干扰能力更强的触发器1．维持阻塞型触发器维持阻塞型触发器是利用电路内的维持——阻塞线所产生阻塞”作用来克服空翻现象的时钟触发器。它的触发方式是边国产的维持阻塞型触发器一般为上升沿触发)，即仅在时钟脉沿接收控制输入信号并改变输出状态。在一个时钟作用下，维型触发器最多在脉冲作用边沿改变一次状态，因此不存在空翻抗干扰能力更强。2．边沿型触发器边沿型触发器是利用电路内部的传输延迟时间实现边沿触空翻现象的。它采用边沿触发，一般集成电路采用下降沿触发即负边沿)，触发器的输出状态是根据脉冲触发沿到来时刻输的状态来决定的。边沿触发器只要求在时钟脉冲的触发边沿前个门延迟时间内保持激励信号不变即可，因而这种触发器的抗力较强。维持阻塞型和边沿型触发器内部结构复杂，因此不再讲述结构和工作原理，只需掌握其触发特点，会灵活应用即可。2.2.2

D、T、T′触发器

1．D触发器D触发器可以由JK触发器转换而来。下图即为由负边沿JK转换成的D触发器的逻辑图及逻辑符号。将触发器的J端通过一门与K端相连，定义为D端。由JK触发器的逻辑功能可知：当D=1，即J=1，K=0时，冲下降沿到来后触发器置“1”；当D=0，即J=0，K=1时，时钟降沿到来后触发器置“0”态。可见，D触发器在时钟脉冲作用下出状态与D端的输入状态一致，显然，D触发器的特性方程为=D。可见，触发器在脉冲作用下，具有置0、置1逻辑功能。下为D触发器状态表、状态转换图和时序图。2．T触发器把触发器的J、K端连接起来作为T端输入，则构成T触发器。触发器的是：T=1时，每来一个脉冲，触发器状态翻转一次，为计数工作状态；T=持原状态不变。即具有可控制计数功能。下面为触发器的逻辑图和状态表3．T′触发器若将T触发器的输入端接成固定高电平“1”，则触发器就变转型触发器”或“计数型触发器”，每来一个CP脉冲，触发器状变一次，这样的触发器有些资料上称其为T′触发器。任务1

抢答器电路仿真启动Multisim

10，单击电子仿真软件Multisim

10基本界面元件 上的“PlaceTTL”按钮，从弹出的对话框“Family”栏中选择“74L 在“Component”栏中选取二输入与非门“74LS00N”2只、四输入 门“74LS20N”2只，如图所示，将它们放置在电子平台上。单击元件工具条“Place

Indicator”按钮，在弹出的对话框中，在

“Family”栏中选择“LAMP”，再在“Component”栏中选取“5V_1 仿真图一所示，再单击对话框右上角的“OK”按钮，如图所示， 放置在电子平台上。将其它元件调齐，并按仿真图二图连成仿真电路。开启仿真开关，将仿真结果记录在下表中，并分析仿真结果。仿真图1仿真图2实训报告画出仿真电路图。分析三人抢答器工作原理。记录并分析仿真结果。任务2

抢答器电路制作与调试电路功能介绍如图所示,电路可作为抢答信号的接收、保持和输出的基本S为手动清零控制开关，S1～S3为抢答按钮开关。该电路具有如下功能：开关S为总清零及允许抢答控制开关(可由主持人控制)。当开下时抢答电路清零，松开后则允许抢答。由抢答按钮开关～实信号的输入。若有抢答信号输入(开关S1～S3中的任何一个开关被按下)时，应的指示灯被点亮。此时再按其他任何一个抢答开关均无效，仍“保持”第一个开关按下时所对应的状态不变。抢答器电路2.4.2电路连接调试电路连接检测所用的器件，按上图连接电路，先在电路板上插接好在插接器件时，要注意IC芯片的豁口方向(都朝左侧)，同时要管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负接反。在通电前先用万用表检查各IC的电源接线是否正确。电路调试首先按抢答器功能进行操作，若电路满足要求，说明电路障；若某些功能不能实现，就要设法查找并排除故障。排除故信息流程的正向(由输入到输出)查找，也可按信息流程的逆向到输入)查找。例如，当有抢答信号输入时，观察对应指示灯是否点亮，可用万用表(逻辑笔)