电子技术第12讲(计数器)

1第12讲第21章时序逻辑电路21.3计数器2作用:累计输入的脉冲个数，最后给出累计的总数。也可用于分频、定时、产生节拍脉冲等。基本结构:由触发器和门电路组合而成。基本要求：掌握各类计数器分析方法及集成计数器的应用。3按数值增减趋势分类:计数器加法计数器减法计数器可逆计数器4按计数进制分类：计数器二进制计数器十进制计数器按时钟脉冲输入方式分类：计数器同步计数器异步计数器521.3计数器21.3.1二进制计数器二进制数:用0和1两个数字表示,加1计数,逢2进1

0000+)10001+)10010第0位的1相当于十进制的1第1位的1相当于十进制的26二进制数4位二进制数:Q3Q2Q1Q0位数:3210权重:84218421码相当于十进制数:8Q3+4Q2+2Q1+1Q0

例:Q3Q2Q1Q0=1010B=8x1+4x0+2x1+1

x0=10DB代表二进制数

(Binary)D代表十进制数

(Decimal)74位二进制表示的最大数为:1111B=8+4+2+1=15D=8位二进制表示的最大数为:11111111B=16位二进制表示的最大数为:

二进制数所表示数的范围:84位二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000要求:每来一个CP,计数器加1CPQ3Q2Q1Q0

910011010101110111211001311011411101511111600009计数规律CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000计数之前输出全为0；最低位触发器在每来一个CP翻转一次；低位触发器由1→0时,相邻高位触发器状态发生变化。总的规律:当本位触发器的输出状态下跳时(1→0),相邻位触发器发生翻转。101.异步二进制加法计数器用触发器组成计数器QQRSJKJKQn+100Qn01010111QnCP上升沿触发例:用维—阻型J-K触发器组成异步二进制加法计数器由JK=11控制触发器翻转计数Qn+1=JQn+KQn11用4个维—阻型J-K触发器组成

4位异步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲124位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转QQRSJKQQRSJKQQRSJKQQRSJKRQ0Q1Q2Q3CP134位异步二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000每16个CP循环一周14用4个主从J-K触发器组成

4位异步二进制加法计数器R清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲QQRSJKQQRSJKQQRSJKQQRSJK作用同前：4位异步二进制加法计数器154位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的下降沿Q0翻转Q0的下降沿Q1翻转Q1的下降沿Q2翻转Q2的下降沿Q3翻转RQ0Q1Q2Q3QRQRSQQCP16参照：P314图21.3.3(a)，三位二进制加法计数器。CQDQQDQQ0Q1Q2QDQF2F0F1CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转12345678910111213141516CPQ0Q1Q200010010000011100017CQDQQDQQ0Q1Q2QDQF2F0F1参照：P314图21.3.3(b)，三位二进制减法计数器。CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转182.同步二进制加法计数器同步:每个触发器都用同一个CP触发，当时钟脉冲到来时，各触发器同时翻转。JKQn+100Qn01010111QnJ-K触发器真值表加法计数器的另一规律：最低位Q0每来一个钟脉冲翻转一次，而其它位在所有低位为1时，再来一个时钟脉冲翻转一次。由此可推出由JK触发器组成计数器电路的驱动方程：J0=K0=1J1=K1=Q0n

J2=K2=Q0nQ1n

19设计方法:

用低位的Q控制高位的J、K，决定其翻转还是不翻转。

JK＝00时，不翻转(保持原状)JK＝11时，翻转JKQn+100Qn01010111QnJ-K触发器真值表20同步二进制加法计数器设计用维—阻型J-K触发器(1)Q0的翻转：每来一个CP，Q0翻转一次(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个

CP,Q2翻转一次JK=11J,K=Q0J,K=(Q1•Q0)(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次J,K=(Q2•Q1•Q0)QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q021同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同,状态转换表也相同，但是...波形图224位同步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转而异步计数器各触发器翻转时刻不同,低位的领先,高位的滞后,延迟时间为纳秒(ns)级23例：分析图中所示逻辑电路的逻辑功能，说明其用途，设初始状态为“000”。CRDQ0QJKQQ1QJKQQ2QJKQ24（2）因初始状态Q2Q1Q0为“000”，故此时J、K端电平为：J2=0

，K2=1J1=1，K1=1J0=1，K0=1（3）根据此时JK触发器的状态得出各触发器下一时刻的状态“001”CRDQ0QJKQQ1QJKQQ2QJKQF1F0F2（4）依次推算，直至返回至初始状态“000”为止。列出状态表。（1）由图得出各触发器J、K端逻辑式：J2=Q0Q1，K2=1J1=1，K1=1J0=Q2，K0=1注：F1的时钟由F0提供，故Q1只在Q0由“1”变为“0”时才翻转。25CPJ2=Q0Q1K2=1J1=1K1=1J0=Q2K0=1Q2Q1Q0

0 01 1 1 1 1 0001 0 1 1 1 1 1 0012 0 1 1 1 1 1 0103 1 1 1 1 1 1 0114 0 1 1 1 0 1 1005 0 1 1 1 1 1 000注：F1的时钟由F0提供，故Q1只在Q0由“1”变为“0”时才翻转。JK状态由本次触发器的状态（现态）决定JK状态决定了下一时钟周期下的各触发器的状态（次态）结论：经过五个脉冲循环一次，为五进制计数器。CRDQ0QJKQQ1QJKQQ2QJKQF1F0F226十进制数用0~9十个数字表示,而数字电路中使用二进制，所以需用二进制数给十进制数编码21.3.2十进制计数器编码方法:用4位二进制数表示1位十进制数,

称为二—十进制编码,又称BCD码

(BCD—BinaryCodedDecimal)

二进制数用8421码十进制数:用0~9共十个数字表示所以，用十个4位二进制数表示0~927CPQ3Q2Q1Q0101010111011121100131101141110151111CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001十进制数的编码方法例:3位十进制数:100,

用BCD码表示100000100000000BCD码十进制数28异步十进制加法计数器设计(用下降沿触发的主从J-K触发器)JKQn+100Qn01010111QnQQRSJKCP在CP时,根据JK状态Q变化29(1)CP时,Q0翻转,JK=11异步十进制加法计数器(用下降沿触发的主从J-K触发器)(2)Q0

时,Q1翻转(3)Q1

时,Q2翻转,JK=11(4)Q0时,Q3翻转,且

Q2Q1=11时,Q3由0翻转成1

Q2Q1=00时,Q3被清成0(5)当Q3=1(Q3=0)且Q0

时,将Q1清0RQQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&30异步十进制加法计数器状态表CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001根据JK控制规律，分析状态转换表(1)CP时,Q0翻转,JK=11(2)Q0

时,Q1翻转(3)Q1

时,Q2翻转,JK=11

1010100000(5)当Q3=1(Q3=0)且Q0

时,将Q1清0(4)Q0时,Q3翻转,且

Q2Q1=11时,Q3由0翻转成1

Q2Q1=00时,Q3被清成031异步十进制加法计数器(用下降沿触发的主从J-K触发器)时序图12345678910CPQ0Q1Q2Q30000100010001000100100001100001010101010111032十进制加法计数器

状态转换表CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001100000每10个CP循环一周33RQQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&异步十进制加法计数器2个十进制计数器组成1个100进制计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器CP进位脉冲个位数十位数RQ3由1变成0时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成0000343.任意进制计数器

由计数器的工作原理可知，触发器内含的状态组合的个数称为模，这样的时序电路称为模M计数器，或称为M进制计数器。如：前述三位二进制计数器，有8个状态循环，又称模8计数器，或8进制计数器。对于n位的二进制计数器，需要n个触发器组成，共有2n=M个计数状态。对于非二进制计数器来说，当有效状态数N和所用触发器的位数n之间存在N<M=2n关系时，必然存在M-N个多余状态，即无效状态(如例十进制计数器中的1010一1111六个状态)。如果在实际工作中，由于某种原因(如干扰信号等)使计数器进入某一无效状态时，要求计数器能够自动地由无效状态返回到有效状态的循环中来（自启动能力）。35例：P348习题21.1.12，判断是否具有计数功能：依据：（1）Qn+1=JQn+KQn

=1.Qn+1.Qn=Qn（2）Qn+1=JQn+KQn

=Qn.Qn+1.Qn=0（3）Qn+1=JQn+KQn

=1.Qn+Qn.Qn

=1（4）Qn+1=JQn+KQn

=Qn.Qn+1.Qn=Qn（5）Qn+1=D=

Qn（6）Qn+1=D=0（1）、（4）、（5）翻转，可计数；（2）、（3）、（6）不翻转，不可计数。Qn+1=JQn+KQn，Qn+1=D3621.3.4数字集成电路计数器常用数字集成电路计数器芯片举例:74LS1604位同步十进制加法计数器，直接清除74LS1614位同步二进制加法计数器，直接清除74LS1624位同步十进制加法计数器，同步清除74LS1634位同步二进制加法计数器，同步清除74LS1904位同步十进制加/减法计数器74LS1914位同步二进制加/减法计数器74LS1924位同步十进制加/减法计数器，带清除74LS1934位同步二进制加/减法计数器，带清除371.集成计数器74LS290/74LS90的逻辑结构及功能74LS290－2分频和5分频的十进制计数器

5

2&&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB时钟输出控制信号(下降沿触发)一位二进制计数器三位五进制计数器3874LS290的功能（计数功能）2分频器(二进制计数器)(五进制计数器)5分频器CPAQAn+1QAnCPBQDQCQB000010012010301141005000

5

2&&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)39S9(2)

5

2&&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS290的功能(置9端、清0端的功能）R0(1)R0(2)S9(1)S9(2)功能

11任一为0清0(QDQCQBQA=0000)

任意11置9(QDQCQBQA=1001)

任一为0任一为0计数4074LS90/74LS9290计数器功能表时钟清零输入置9输入输出CPACPBR0(1)R0(2)S9(1)S9(2)QDQCQBQA××110×0000××11×00000××0×111001×××0111001CP↓0CP↓0CP↓QA↓有0有0二进制计数，QA输出五进制计数，QDQCQB输出十进制计数，QDQCQBQA输出41工作方式：

(1)异步清零只要R0(1)=R0(2)=1，S9(1)·S9(2)=0，输出QDQCQBQA=0000，不受CP控制。(2)

异步置9只要S9(1)=S9(2)=1，R0(1)·R0(2)=0，输出QDQCQBQA=1001，不受CP控制。(3)

计数在S9(1)·S9(2)=0和R0(1)·R0(2)=0同时满足的前提下，在CP下降沿作用下实现加计数。若在CPA端输入CP，则输出QA实现二进制计数；若在CPB端输入CP，则输出QDQCQB实现异步五进制计数；若在CPA端输入计数脉冲CP，同时将CPB端与QA相接，则输出QDQCQBQA实现异步8421码十进制计数。(4)

利用清零和置9功能可以构成其他进制的计数器422.由74LS290构成任意进制计数器S9(2)

5

2&&CPACPBS9(1)R0(2)R0(1)QDQAQCQB(1)用一片74LS290组成BCD码异步十进制计数器计数转换状态表如下:清0R0(1)=1R0(2)=1计数R0(1)=0R0(2)=0QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS29043CPAQDQCQBQA0000010001200103001140100

用74LS290组成的异步十进制计数器转换状态表每一个CPA的下降沿,QA翻转一次每一个QA的下降沿(1→0),QB翻转一次CPAQDQCQBQA

50101

60110701118100091001100000五进制44(2)用一片74LS290组成六进制计数器CPAQCQBQA0000100120103011410051016110QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP进位脉冲计数脉冲当QCQB=11时,将输出清0000先接成十进制计数器45(2)用一片74LS290组成六进制计数器（续）波形图CPAQCQBQA0000100120103011410051016000CPQAQBQC12345600010010011000110100046101QCQBQA110001100000010011(2)用一片74LS290组成六进制计数器（续）47（3）

用74LS90组成六十进制计数器由于74LS90最大的M=10，而实际要求N=60>M，所以要用2片74LS90。一片接成十进制（个位），输出为QDQCQBQA，另一片接成六进制（十位），输出为QCQBQA。48数字电子秒表计数、译码及显示电路

49总结:用一片74LS290设计N进制计数器的一般方法第N个CP脉冲后，由输出端的“1”去控制清0端R0(1)、R0(2)，将输出端全部清0（清零法）练习1:下图是几进制计数器?答:8进制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS290输出端状态的变化范围:0000~011150练习2:下图是几进制计数器?答:7进制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP&74LS290513.74161计数器：4位二进制同步加法计数器

清零置数使能时钟置数输入输出RDLDEPETCPDCBAQDQCQBQA0××××××××000010××DCBADCBA110××××××保持11×0×××××保持RCO=01111××××计数5274161计数器四种工作方式异步清零：RD=O，QDQCQBQA=0000，清零不受时钟控制。同步并行置数：RD=1，LD=0，CP↑，QDQCQBQA=DCBA。计数：RD=LD=ET=EP=1，CP↑，实现四位二进制计数，当QDQCQBQA=1111，进位输出RCO=ET·QD·QC·QB·QA=1。保持：RD=LD=1，ET·EP=0，输出不变。若EP=0，ET=l，RCO不变，若ET=0，RCO=0。应用

利用74161清零方式和置数方式可以实现模大于或小于芯片模数M