集成电路设计课件

集成电路设计导论云南大学信息学院电子工程系梁竹关第一部分理论课第一章绪言

1．1集成电路的发展

1．2集成电路分类

1．3集成电路设计技术第二章MOS晶体管

2．1MOS晶体管结构

2．2MOS晶体管工作原理

2．3MOS晶体管的电流电压关系

2．4MOS晶体管主要特性参数

2．5MOS晶体管的SPICE模型第三章MOS管反相器

3．1引言

3．2NMOS管反相器

3．3CMOS反相器

3．4动态反相器

3．5延迟

3．6功耗第四章半导体集成电路基本加工工艺与设计规则

4.1引言

4.2集成电路基本加工工艺

4.3CMOS工艺流程

4.4设计规则

4.5CMOS反相器的闩锁效应

4.6版图设计第五章MOS管数字集成电路基本逻辑单元设计

5.1NMOS管逻辑电路

5.2静态CMOS逻辑电路

5.3MOS管改进型逻辑电路

5.4MOS管传输逻辑电路

5.5触发器

5.6移位寄存器

5.7输入输出（I/O）单元第六章MOS管数字集成电路子系统设计

6.1引言

6.2加法器

6.3乘法器

6.4存储器

6.5PLA第七章MOS管模拟集成电路设计基础

7.1引言

7.2MOS管模拟集成电路中的基本元器件

7.3MOS模拟集成电路基本单元电路

7.4MOS管集成运算放大器和比较器

7.5MOS管模拟集成电路版图设计第八章集成电路的测试与可测性设计

8.1引言

8.2模拟集成电路测试

8.3数字集成电路测试

8.4数字集成电路的可测性设计第二部分实验课

1、数字集成电路（1）不同负载反相器的仿真比较；（2）静态CMOS逻辑门电路仿真分析；（3）设计CMOS反相器版图；（4）设计D触发器及其版图；（5）设计模16的计数器及其版图（可选）。

2、模拟集成电路设计一个MOS放大电路（可选）。章次题目教学时数第一章绪言2学时第二章MOS晶体管4学时第三章MOS管反相器4学时第四章半导体集成电路基本加工工艺与设计规则4学时第五章MOS管数字集成电路基本逻辑单元设计4学时第六章MOS管数字集成电路子系统设计4学时第七章MOS管模拟集成电路设计基础6学时第八章集成电路的测试与可测性设计2学时第九章集成电路设计软件介绍6学时总计36学时教学进度表参考文献[1]王志功，景为平，孙玲.集成电路设计技术与工具.南京：东南大学出版社，2007年7月（国家级规划教材）.[2]（美）R.JacobBaker,HarryW.Li,DavidE.Boyce.CMOSCircuitDesign,LayoutandSimulation.北京：机械工业出版社，2006.[3]陈中建主译.CMOS电路设计、布局与仿真.北京：机械工业出版社，2006.[4]（美）WayneWolf.ModernVLSIDesignSystemonSilicon.北京：科学出版社，2002.[5]朱正涌.半导体集成电路.北京：清华大学出版社，2001.[6]王志功，沈永朝.《集成电路设计基础》电子工业出版社，2004年5月（21世纪高等学校电子信息类教材）.集成电路产业有三个非常重要环节：集成电路设计、芯片制造和封装测试。集成电路设计是以人为主的智力密集型产业，位于产业链的上游。集成电路(IntegratedCircuit/IC)是指用半导体工艺，如薄膜、厚膜工艺（或这些工艺的组合），把电路有源器件、无源元件及互连布线以相互不可分离的状态制作在半导体（如硅或砷化镓）或绝缘材料基片上，最后封装在一个管壳内，构成一个完整的、具有特定功能的电路、组件、子系统或系统。第一章绪言1.1集成电路分类1、按器件结构类型分类（1）双极（BJT）管集成电路：主要由双极晶体管构成

--只含NPN型晶体管的双极集成电路（数字电路）

--含NPN型及PNP型晶体管的双极集成电路（模拟电路）（2）金属-氧化物-半导体(MOS)管集成电路：主要由MOS晶体管(单极晶体管)构成

--NMOS晶体管

--PMOS晶体管

--CMOS(互补MOS)晶体管（3）双极-MOS(Bi-MOS)管集成电路：同时包括双极和MOS晶体管的集成电路为Bi-MOS集成电路，综合了双极和MOS器件两者的优点，但制作工艺复杂。2、按集成电路规模分类集成度指的是每块集成电路芯片中包含的元器件数目。按规模分类，集成电路则可分成：小规模集成电路(SmallScaleIC，SSI)、中规模集成电路(MediumScaleIC，MSI)、大规模集成电路(LargeScaleIC，LSI)、超大规模集成电路(VeryLargeScaleIC，VLSI)、特大规模集成电路(UltraLargeScaleIC，ULSI)和巨大规模集成电路(GiganticScaleIC，GSI）尽管英语中有VLSI，ULSl和GSI之分，但VLSI使用最频繁，其含义往往包括了ULSI和GSI。中文中把VLSI译为超大规模集成，更是包含了ULSI和GSI的意义。此外，还有按其他标准的一些IC分类，如按电路功能和所处理信号的不同，可分数字或逻辑集成电路（Digital/LogicIC）、模拟集成电路（AnalogIC）和数模混合集成电路（Digital-AnalogMixedIC）。1.2集成电路的发展1、描述集成电路工艺技术水平的五个技术指标（1）集成度（IntegrationLevel）集成度是以一个IC芯片所包含的元件（晶体管或门/数）来衡量（包括有源和无源元件）。随着集成度的提高，使IC及使用IC的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减小、产品成本下降，从而提高了性能/价格比，不断扩大其应用领域，因此集成度是IC技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构。硅晶片集成（WaferScaleIntegration-WSI)和三维集成技术也正在研究开发。从电子系统的角度来看，集成度的提高使IC进入系统集成或片上系统（SoC）的时代。2、特征尺寸(FeatureSize)/（CriticalDimension）特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是0.18μm、0.15μm、0.13μm和0.09μm。3、晶片直径(WaferDiameter)

为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。4、芯片面积(ChipArea)

随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。5、封装(Package)IC的封装最初采用插孔封装THP(through-holepackage)形式。为适应电子设备高密度组装的要求，表面安装封装(SMP)技术迅速发展起来。在电子设备中使用SMP的优点是能节省空间、改进性能和降低成本，因SMP不仅体积小而且可安装在印制电路板的两面，使电路板的费用降低60％，并使性能得到改进。

60年代，TTL、ECL出现并得到广泛应用。1966年MOSLSI发明（集成度高，功耗低）。

70年代，MOSLSI得到大发展（出现集成化微处理器，存储器），典型产品有64KDRAM，16位MPU。

80年代VLSI出现，使IC进入了崭新的阶段（其标志为特征尺寸小于2

m，集成度105

个元件/片）典型产品4MDRAM(集成度8×106，芯片面积91mm2，特征尺寸0.8μm，晶片直径150mm)，于89年开始商业化生产，95年达到生产顶峰。2、集成电路发展简史

90年代，ASIC、ULSI和巨大规模集成GSI等代表更高技术水平的IC不断涌现，并成为IC应用的主流产品。1GDRAM(集成度2.2×109，芯片面积700mm2，特征尺寸0.18μm，晶片直径200mm)，2000年开始商业化生产，2004年达到生产顶峰。集成电路的规模不断提高，CPU(P4)己超过4000万晶体管，DRAM已达Gb规模。集成电路的速度不断提高，采用0.13μmCMOS工艺实现的CPU主时钟已超过2GHz，实现的超高速数字电路速率已超过10Gb/s，射频电路的最高工作频率已超过6GHz。

21世纪，集成电路复杂度不断增加，系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标、纳米器件与电路等领域的研究已展开。现在的SOC芯片有三种主要类型，一种是以MPU为核心，集成各种存储器、控制电路、时钟电路，乃至I/O和A/D、D/A功能于一个芯片上；另一种是以DSP为核心，多功能集成为SOC；再一种则是上两种的混合或者把系统算法与芯片结构有机地集成为SOC。它们在IP利用率、通用性、芯片利用率、性能以及设计周期等方面各具优缺点，因此当前兼容共存。

1.2.1摩尔定律摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（GordonMoore）提出来的。其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。沿着Moore定律发展，必然会提出微电子加工尺度和器件尺度的缩小有无极限的问题。对于加工技术极限，主要是光刻精度，随着技术的不断发展，体现为EUV（特短紫外光）的发展和电子束投影曝技术的发展。现在看来，这一极限在近期内将不会影响芯片的进步。另一方面，来自器件结构（MOS）晶体管的某些物理本质上的限制，如量子力学测不准原理和统计力学热涨落等，可能会使MOSFET缩小到一定程度后不能再正常工作，这就有可能改变今日硅芯片以CMOS为基础的局面。1、集成电路设计与制造主要流程框架1.3集成电路技术简介

1.3.1集成电路设计与制造主要流程框架2、IC设计过程：设计创意+仿真验证功能要求综合、优化----网表行为设计（VHDL）布局布线----版图Signoff行为仿真时序仿真后仿真图1.3.2IC设计过程3、集成电路设计方法（1）全定制设计方法适用于要求得到最高速度、最低功耗和最省面积的芯片设计。（2）半定制设计方法（i）门阵列设计法门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有纵向尺寸固定的布线通道。（ii）标准单元设计法标准单元设计法是一种库单元设计方法。该方法的特点是各个单元版图具有同一高度，但宽度不等。（iii）可编程逻辑器件设计法图1.3.3一个标准单元版图布局图1.3.4基于标准单元设计的版图规划图4、集成电路的无生产线设计与代工制造随着集成电路规模的爆炸式扩展，模拟数字混合集成系统的广泛需要，知识密集型的芯片设计变得比技术密集型的芯片制造重要起来。另—方面，集成电路生产的高利润前景引发了众多生产线在世界各地的建造。从而导致了集成电路产业生产能力的剩余，即生产线“无米下锅”局面的出现。人们需要更多的功能芯片设计，从而促进了集成电路设计的发展并使得不少设计公司应运而生。这些设计公司拥有设计人才和技术，但不拥有生产线，成为无生产线(Fabless)集成电路设计公司。在国外，现在已有众多这样的公司在运作，如美国硅谷就有200多家Fabless集成电路设计公司，其中有50多家上市公司，台湾有这样的中型公司100多家。芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现(代客户加工，简称代工)，已成为集成电路技术发展的一个重要特征。图1.3.5形象地给出集成电路的无生产线设计与代工制造之间的关系。

图1.3.5集成电路的无生产线设计与代工制造之间的关系设计单位代工单位首先，代工单位将经过前期开发确定的一套工艺设计文件PDK(ProcessDesignKits)通过因特网传送(或光盘等媒质邮寄)给设计单位，这是一次信息流过程。PDK文件包括工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔(via)、焊盘等基本结构的版图，与设计工具关联的设计规则检查DRC(DesignRuleCheck)、参数提取(EXTraction)和版图电路图对照LVS(Layout-vc-Schematic)用的文件。设计单位根据研究项目提出的技术指标，在自己掌握的电路和系统知识基础上，利用PDK提供的工艺数据和CAD/DA工具，进行电路设计、电路仿真(或称之