数字电路技术基础课件

第一章数字电路基础§1.1数字电路的基础知识§1.2逻辑代数及运算规则§1.3逻辑函数的表示法§1.4逻辑函数的化简（1-*）§1.1数字电路的基础知识1.1.1数字信号和模拟信号电子电路中的信号模拟信号数字信号时间连续的信号时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘的读数等。（1-*）模拟电路主要研究：输入、输出信号间的大小、相位关系、失真与否。模拟电路包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态；在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。模拟电路与数字电路比较1.电路的特点2.研究的内容（1-*）1.1.2脉冲信号50%90%10%TWtrtfA脉冲幅值脉冲宽度脉冲上升时间脉冲下降时间脉冲占空比T（1-*）1.1.3数的进制与转换一、十进制：DecimalSystem每一位都有1、2、3、4、5、6、7、8、9、0十个数码，位与位之间遵循逢十进一的规律。157=一个十进制数数N可以表示成：若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。（1-*）二、二进制：BinarySystem每一位只有两个数码0或1，位与位之间遵循逢二进一的规律。（1001）B==(9)D二进制的优点：电路中任何具有的两个不同稳定状态的元件都可用来表示一位二进制数，数码的存储和传输简单、可靠。二进制的缺点：位数较多，不便于读数；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。一个二进制数数N可以表示成：（1-*）三、十六进制和八进制十六进制记数码：0、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4162+14161+6160=(1254)D(F)H(1111)B说明：十六进制的一位对应二进制的四位。1.十六进制与二进制之间的转换。Hexadecimal：十六进制的Decimal：十进制的Octal:八进制的Binary：二进制的（1-*）1.1.4常用的二----十进制编码二进制编码:将二进制数字的符号“0”和“1”按一定的规律排列,并赋予每一种排列一个固定的含义,这样的过程就叫二进制编码。这样得到的每一个有固定含义的排列就称为一个二进制代码。（1-*）(0101

1001)B=[027+126+025+124+123+022+021+120]D=[(023+122+021+120)161+(123+022+021+120)160]D=(59)H每四位2进制数对应一位16进制数(10011100101101001000)B=从末位开始四位一组(1001

1100

1011

0100

1000)B()H84BC9=(9CB48)H（1-*）2.八进制与二进制之间的转换。(10011100101101001000)O=从末位开始三位一组(10011

100101101001

000)B

()O01554=(2345510)O32八进制记数码：0、1、2、3、4、5、6、7(7)O(111)B说明：八进制的一位对应二进制的三位。（1-*）四、十进制与二进制之间的转换两边除2，余第0位K0商两边除2，余第1位K1十进制与二进制之间的转换方法：可以用二除十进制数，余数是二进制数的第0位K0，然后依次用二除所得的商，余数依次是第1位K1

、第2位K2

、……。……（1-*）225

余1

K0122

余0

K162

余0

K232

余1

K312

余1

K40例：十进制数25转换成二进制数的转换过程：(25)D=(11001)B（1-*）由于人们生活中习惯采用的是十进制，而数字电路便于采用的是二进制，这自然就提出了如何用二进制编码来表示十进制数的问题，即二----十进制编码的问题。BCD－BinaryCodedDecimal(二进制编码的十进制代码)（1-*）BCD码用四位二进制数表示0~9十个数码。四位二进制数最多可以表示16个字符，因此，从16种表示中选十个来表示0~9十个字符，可以有多种情况。不同的表示法便形成了一种编码。这里主要介绍：8421码5421码余3码2421码十进制数(N)D二进制编码(K3K2K1K0)B(N)D=W3K3+W2K2+W1K1+W0K0W3~W0为二进制各位的权重所谓的8421码，就是指各位的权重是8、4、2、1。（1-*）01235678940345678291012367854900000001001000110110011110001001101010111101111011110101110001000123578964二进制数8421码2421码5421码余三码右移码00000100001100011100011110011100011000011111111110（1-*）§1.2逻辑代数及运算规则1.2.1基本逻辑关系与逻辑代数数字电路要研究的是电路的输入输出之间的因果关系,也就是逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（逻辑代数是19世纪中叶英国数学家布尔首先提出的，所以又叫布尔代数）。逻辑关系是如何来表述的呢？（1-*）如果决定某一件事F发生或成立与否的条件有多个,分别用A、B、C表示，并规定：F＝“1”代表事件发生（或成立)，F＝“0”代表事件不发生（或不成立)；A＝B＝C＝“1”

代表条件具备，A＝B＝C＝“0”代表条件不具备；“1”“0”逻辑1逻辑0正逻辑，负逻辑那麽F与ABC之间就有以下三种基本的逻辑关：（1-*）1.“与”逻辑A、B、C都具备时，事件F才发生。EFABC&ABCF逻辑符号AFBC00001000010011000010101001101111逻辑式：F=A•B•C逻辑乘法逻辑与真值表逻辑函数逻辑变量（1-*）2.“或”逻辑A、B、C只有一个具备时，事件F就发生。1ABCF逻辑符号AEFBCAFBC00001001010111010011101101111111逻辑式：F=A+B+C逻辑加法逻辑或真值表（1-*）3.“非”逻辑A具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF逻辑非逻辑反真值表AF0110（1-*）4.几种常用的逻辑关系逻辑“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都是在此基础上发展的。与非：全1则0，任0则1。&ABCF（1-*）或非：任1则0，全0则1。

1ABCF异或：条件A、B有一个具备，另一个不具备则F发生。=1ABCF（1-*）标准符号惯用符号国外符号&ABCFABCFABCF≥1ABCF+ABCFABCF1AFAFAF＝1ABFA

BFABF（1-*）5.几种基本的逻辑运算从三种基本的逻辑关系，我们可以得到以下逻辑运算：0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=1（1-*）1.2.2逻辑代数的基本定律一、基本运算规则A+0=AA+1=1A•0=0•A=0A•1=A（1-*）二、基本代数规律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!（1-*）三、吸收规则1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收（1-*）2.反变量的吸收：证明：例如：被吸收（1-*）3.混合变量的吸收：证明：例如：1吸收（1-*）4.反演定理：可以用列真值表的方法证明：提供了一个求反函数的途径所以是一条重要的定律异或求反（1-*）注意：A＋B＝A＋CA•B=A•C未必有B＝C未必有B＝C逻辑代数中没有减法与除法。（1-*）§1.3逻辑函数的表示法将输入、输出的所有可能状态一一对应地列出。1.3.1真值表注意：n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。（1-*）1.3.2逻辑函数式逻辑代数式：把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式。也称为逻辑函数式，通常采用“与或”的形式。例：最小项：若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为最小项。逻辑相邻：若两个最小项只有一个变量以原、反区别，则称它们逻辑相邻。上例中每一项都是最小项。（1-*）逻辑相邻逻辑相邻的项可以合并，消去一个因子（1-*）1.3.3卡诺图卡诺图的构成：将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。（1-*）ABCD0001111000011110四变量卡诺图编号为0010的单元对应于最小项：ABCD=0100时函数取值函数取0、1均可，称为无所谓状态。只有一项不同AB0101两变量卡诺图ABC0001111001三变量卡诺图（1-*）有时为了方便，用二进制对应的十进制表示单元格的编号。单元格的值用函数式表示。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单元取1，其它取0ABCD0001111000011110四变量卡诺图单元格的编号（1-*）1.3.4逻辑图把相应的逻辑关系用逻辑符号和连线表示出来，就构成了逻辑图。&AB&CD1FF=AB+CD（1-*）§1.4逻辑函数的化简1.4.1利用逻辑代数的基本公式例1：反变量吸收提出AB=1提出A（1-*）例2：反演配项被吸收被吸收（1-*）？AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！（1-*）1.4.2利用卡诺图化简ABC0001111001（1-*）ABC0001111001ABBCF=AB+BC化简过程：（1-*）利用卡诺图化简的规则1.相邻单元的个数是2N个，并组成矩形时，可以合并。ABCD0001111000011110ADABCD0001111000011110（1-*）2.先找面积尽量大的组合进行化简，可以减少每项的因子数。3.各最小项可以重复使用。4.注意利用无所谓状态，可以使结果大大简化。5.所有的1都被圈过后，化简结束。6.化简后的逻辑式是各化简项的逻辑和。（1-*）例1：化简F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A（1-*）例2：化简ABCD0001111000011110ABD（1-*）例3：已知真值表如图，用卡诺图化简。101状态未给出，即是无所谓状态。（1-*）ABC0001111001化简时可以将无所谓状态当作1或0，目的是得到最简结果。认为是1AF=A（1-*）

第二章门电路（2-*）第二章门电路§2.1概述§2.2分离元件门电路§2.3TTL集成门电路§2.4其它类型的TTL门电路§2.5TTL与非门简介及应用举例（2-*）§2.1概述门电路是用来实现基本逻辑关系的电子电路，它是数字电路中最基本的单元。在数字电路中，无特别说明,一般用高电平代表1、低点平代表0，即采用正逻辑。所以门电路的主要类型有：与门、或门、与非门、或非门、异或门等。（2-*）100VVcc在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。K开------Vo输出高电平，对应“1”。K合------Vo输出低电平，对应“0”。可用三极管代替VoKVccR

V

V（2-*）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：（2-*）§2.2分离元件门电路二极管与门FD1D2AB+12V（2-*）二极管或门FD1D2AB-12V（2-*）R1DR2AF+12V+3V三极管非门嵌位二极管（2-*）R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非门（2-*）1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点：§2.3TTL集成门电路数字集成电路：具有体积小、可靠性高、速度快的特点，而且输入、输出的高低电平值一样,没有电位偏移问题,所以得到广范应用用。根据电路内部的结构，可分为DTL、TTL、MOS管集成门电路。TransistorTransistorlogiccircuit（2-*）2.3.1TTL与非门的基本原理TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC多发射极晶体管C1ABC+5V3Kb1（2-*）1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC（2-*）+5VFR4R2R13kR5R3T3T4T1b1c1ABC1V“0”uouo=5-uR2-ube3-ube43.4V高电平！（2-*）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时（2-*）+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V输入、输出的逻辑关系式：（2-*）一、电压传输特性2.3.2TTL与非门的特性和技术参数测试电路&+5Vuiuo（2-*）UIHUILUNHUNLuiuo3.6V3V2V1VUNL低电平噪声容限电压UNH高电平噪声容限电压UOFF关门UON开门UT门槛0V0.4V0.8V1.4V1.6V2.7V这两个值越大说明其抗干扰能力越强（2-*）uo(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线ui(V)uo(V)123UOH“1”UOL“0”阈值UT=1.4V理想的传输特性输出高电平输出低点平Thresholdvoltage（2-*）Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC问题：这时，“B=1”还是“B=0”？二、输入负载特性（2-*）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRuiR较小时：ui<UT

，

T2不导通，输出高电平。R增大时：R

ui

ui=UT时，输出低电平。（2-*）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCRui计算临界电阻值：即：当R1.45k时，可以认为输入为“1”；当R<1.45k时，可以认为输入为“0”。以上分析说明：悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。（2-*）输入负载特性曲线R1.4Vuiui3k5VR2K（2-*）三、输入、输出特性&&？1、前后级之间电流的联系分两种情况讨论：

（1）前级输出为高电平时（2）前级输出为低电平时（2-*）前级输出为高电平时前级后级反偏+5VR4R2R5T3T4R1T1+5V级间电流：流出前级，对前级称为IOH（拉电流）；对后级称为输入高电平电流。是一个A级的电流。（2-*）前级输出为低电平时前级后级R1T1+5V级间电流：流入前级，记为IOL

，约1.4mA。对前级称为灌电流。对后级称为输入低电平电流-1.4mA。+5VR2R13kT2R3T1T5b1c1（2-*）灌电流的计算饱和压降R1T1+5V+5VR2R13kT2R3T1T5b1c1IOL（2-*）由上面分析可得：TTL的输入特性曲线TTL的输出特性曲线uO3.6ViOHuO0.3ViOL-1.4mAuiiiVT（2-*）

扇出系数TTL门电路的输出端允许接入同类门的个数。IiH1IiH3IOH前级输出为高电平时：+5VR4R2R5T3T4T1前级T1T1IiH2（2-*）T1T1T1+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时：与非门的扇出系数一般是

8。（2-*）四.平均传输时间tui0tuo050%50%tpd1tpd2（2-*）RUCC§2.4其它类型的TTL门电路2.4.1集电极开路的与非门（OC门）集电极悬空+5VFR2R13kT2R3T1T5b1c1ABC&惯用符号OpencollectorNANDgate&标准符号（2-*）1.OC门可以实现“线与”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级RLUCCRLT5T5T5

F=F1F2F3（2-*）2.负载电阻RL和电源UCC可以根据情况选择。&J+30V220VJD问题1：

如何确定上拉电阻RL?（RL(max)

RL(min)）参考：阎石《数字电子技术基础》P80问题2：一般的TTL与非门能否线与？参考：杨福生《电子技术》P320（2-*）2.4.2三态门(Tristatelogicgate)E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构（2-*）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理1.控制端E=0时的工作情况：01截止（2-*）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2.控制端E=1时的工作情况：01导通截止截止高阻态（2-*）符号功能表三、三态门的符号及功能表符号功能表使能端高电平起作用使能端低电平起作用A&ABFGEN&BFENG（2-*）E1E2E3公用总线０１０三态门主要作为TTL电路与总线间的接口电路。四、三态门的用途工作时，E1、E2、E3分时接入高电平。（2-*）思考:VFR=100

R=1K

R=3K

FABCDAB（2-*）

第三章组合逻辑电路（3-*）第三章组合逻辑电路§3.1概述§3.2组合逻辑电路分析举例§3.3

组合逻辑电路设计举例§3.4几种常用的中规模组件§3.5利用中规模组件设计组合电路（3-*）§3.1概述逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与电路原来的状态有关（3-*）研究组合电路无非是两方面的问题:2.已知对逻辑功能的要求,要求设计一个电路来实现它。1.已知电路图,要求分析清楚它的逻辑功能（3-*）

分析步骤大致如下：

列出输入输出状态的真值表表并得出结论。由给定的逻辑图写出逻辑关系表达式用逻辑代数或卡诺图对逻辑函数进行化简。（3-*）设计步骤大致如下：

确定实际问题的逻辑含义列出真值表用逻辑代数或卡诺图对逻辑函数进行化简。写出逻辑代数式按化简了的代数式画出逻辑图（3-*）例1：

&&&&ABF§3.2组合逻辑电路分析举例&C’C’=A

B半加、全加器（3-*）真值表特点：输入相同为“0”；输入不同为“1”。异或门=1ABFC’0001BAC’

=&C’若把AB分别看成一位二进数半加器（3-*）半加器:只考虑了本位的两个数二进制数相加,而没有考虑低位的进位。例：74LS586全加器:不只是本位的两个数二进制数相加,来自低位的进位也一起相加。011011＋000101100000半加全加（3-*）=1Bi

S’=1Ai

Ci-1

Si

&&1Ci

一位二进制全加器（3-*）全加器A1B1C0S1全加器A2B2C1S2全加器A3B3C2S3C3三位二进制全加器（3-*）

全加器SN74LS183的管脚图114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND（3-*）1例2：选通电路。

01被封锁1=1BMF&2&3&4A1（3-*）=010被封锁1特点：

M=1时选通A路信号；

M=0时选通B路信号。M&2&3&4AB1F选通电路封门开门（3-*）例3：编码器

二进制编码器的作用：将一系列信号状态编制成二进制代码。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。例3－1:BCD（8421〕编码器（3-*）8421编码器真值表8421编码器的逻辑函数（3-*）5V1234567890&&&&F0F1F2F38421编码器电路（3-*）例4：与非门组成三位二进制编码器---八线-三线编码器电路图如下I1I2I3I4I5I6I7I8&&&F3F2F1（3-*）真值表分析1.写出逻辑函数表达式2.列出真值表编码结果（3-*）例3：译码器

译码是编码的逆过程。这种电路将某一代码转换成某种控制信号，或去控制执行元件完成某个动作；或者去控制显示器将其含意直接显示给人们。二进制译码器译码器的输入——一组二进制代码译码器的输出——一组高低电平信号（3-*）&&&&A1A02-4译码器74LS139的内部线路输入控制端输出（3-*）74LS139的功能表“–”表示低电平有效。（3-*）74LS139管脚图一片139种含两个2-4译码器（3-*）应用：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线（3-*）2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线（3-*）例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。2.根据题意列出逻辑状态表。逻辑状态表三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。§3.2组合逻辑电路设计举例（3-*）逻辑状态表3.画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC（3-*）4.根据逻辑表达式画出逻辑图。&1&&ABBCF(1)若用与或门实现（3-*）&&&&ABCF(2)若用与非门实现（3-*）例2：七段显示译码器二---十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga（3-*）abcdfgabcdefg111111001100001101101e

七段显示器件的工作原理：DCBA0000000100021001

1111011a_1011010111（3-*）DCBA00011110111001001011111100

_1011010111a….化简逻辑函数（3-*）显示译码器：(集成电路)11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端（3-*）74LS49的功能表（简表）输入输出显示DCBABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考教材P258。（3-*）74LS49与七段显示器件的连接：74LS49是集电极开路，必须接上拉电阻bfacdegbfacdegBIQ3+5V+5VQ2Q1Q0（3-*）比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。例3：数字比较器（3-*）一、一位数值比较器功能表（3-*）&&1ABA<BA>BA=BABA>BA<BA=B逻辑图逻辑符号（3-*）二、多位数值比较器比较原则：1.先从高位比起,高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计一下：每位的比较应包括几个输入、输出？（3-*）A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出（3-*）每个比较环节的功能表（3-*）四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位进位向高位位进位(A<B)L(A=B)L(A>B)LA<BA=BA<B（3-*）例：七位二进制数比较器。（采用两片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85（3-*）例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：

(1)三个数是否相等。

(2)若不相等，A数是最大还是最小。比较原则：先将A与B比较，然后A与C比较，若A=BA=C，则A=B=C；若A>BA>C，则A最大；若A<BA<C，则A最小。可以用两片74LS85实现。（3-*）A=B=C&&A最大A最小&（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2（3-*）1.数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0W§3.4几种常用的中规模组件（3-*）一位数据选择器：从n个数据中选择一路传输。m位数据选择器：从m组数据中各选择一路传输。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四二选一选择器（3-*）四选一集成数据选择器74LS153功能表控制端（3-*）八选一集成数据选择器74LS151功能表

（3-*）例：用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15

D0D7

=0D0D7=1D0D7（3-*）•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A2A2A3D8D15

D0D7

=1D8D15=1D8D15（3-*）§3.5利用中规模组件设计组合电路中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面介绍用选择器和译码器设计组合逻辑电路的方法。（3-*）分析一、用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数的表达式！（3-*）例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换（3-*）接线图D0D1D2D3A0A1WAGRY“1”74LS153（3-*）例2：用2-4线译码器产生一组多输出函数。2－4译码器从功能表可知：（3-*）接线图&&Z2Z1（3-*）

第四章触发器(4-*)第四章触发器§4.1概述§4.2常用触发器介绍§4.3触发器逻辑功能的转换§4.4触发器的应用举例(4-*)§4.1概述时序电路现时的输出不仅取决于现时的输入,还取决于电路原来的状态。也就是说时序电路能记住电路的原有状态,这种忆功能是靠“双稳态触发器”（flip-flop)来实现的，所以在讨论具体时序电路之前，要先介绍触发器。

flipflop(4-*)&a&b反馈两个输入端两个输出端01?010?011?Q00??保持原状态不允许记忆功能的实现(4-*)基本RS触发器的功能表保持原状态0110不允许QRDSD11011000RDSDdirectlyResetSet(4-*)1.基本RS触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2.在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。小结(4-*)&a&b保持原状态0110不定状态QRDSD110110001基本RS触发器

§4.2常用触发器介绍(4-*)2同步RS触发器（钟控RS，可控RS)&c&d&a&bCP时钟信号直接置0或置1(4-*)&c&d&a&bCPCP=0时011触发器保持原态CP=1时1&c&d&a&bCP(4-*)简化的功能表Qn+1---下一状态（CP过后）Qn---原状态RDSDRSCQ逻辑符号Qn+1=S+RQnRS=0特性方程疑团阵阵(4-*)例：画出RS触发器的输出波形。CPRSQSet使输出全为1CP撤去后状态不定Reset对CP宽度有要求吗对R,S控制信号有要求?(4-*)电平触发触发器的计数状态空翻&c&d&a&bCPRS01001T’触发器(4-*)100101110假设起始Q=010&c&d&a&bCP101010空翻(4-*)

电平触发的触发器在接成计数状态时会产生空翻现象(即CP=1期间，输出状态翻转若干次，因而不能正常计数。)。

克服空翻现象的方法之一是:采用主从触发方式。注意(4-*)R2S2CF从CPR1S1CF主反相，不能同时工作主从触发方式T'触发器的电路结构互补脉冲(4-*)主从触发方式T'触发器的工作原理10F主打开F从关闭输出反馈到F主R2S2CF从CPR1S1CF主CP(4-*)01F主输出送到F从CPF主关闭F从打开0R2S2CF从R1S1CF主CP(4-*)综合上述分析，主从触发器来一个CP只能翻转一次。前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPRDSDCQCP边沿处翻转CP负沿处翻转逻辑符号：时序图：QCP(4-*)3.T触发器R2S2CF从R1S1CF主CPTT=0时CP不起作用，不计数；T=1时与T´相同。CP(4-*)功能表RDSDCQT逻辑符号:时序图：CPQT特性方程(4-*)4.JK触发器R2S2CF从R1S1CF主CPKJJK触发器的功能最完善，有两个控制端J、K。(4-*)JK触发器的工作原理：=0=0被封锁保持原态J=K=0时：R2S2CF从R1S1CF主CPKJCP(4-*)=1=1相当于T触发器T=1R2S2CF从R1S1CF主CPKJJ=K=1时：CP(4-*)=0=1Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Q=0,Q=1）R2S2CF从R1S1CF主CPKJCP(4-*)=0=1Qn=1时1000F主被封保持原态Qn+1=1R2S2CF从R1S1CF主CPKJJ=1，K=0时CP(4-*)=1=0Qn+1=0同样原理：J=0，K=1时：R2S2CF从R1S1CF主CPKJCP(4-*)J

K

Qn+1

0

0

Qn

0

1

0

1

0

1

1

1

功能表逻辑符号RDSDCQKJnQ0000

11

01

10001111Qn01特性方程Qn+1

=J+KnQ(4-*)时序图JQCPKJQ

保持T(4-*)5.D触发器R2S2CF从R1S1CF主CPDQn+1

=J+KnQ(4-*)主从触发方式在功能表中一般用“”表示。主从型D触发器功能表逻辑符号CQD特性方程(4-*)小结：从逻辑功能来看：1.基本RS触发器2.同步RS触发器3.T’和T触发器4.JK触发器5.D触发器逻辑符号功能表特性方程(4-*)从电路结构及触发方式来看:基本RS触发器直接置位复位加上时钟脉冲来同步难於协调工作电平触发有空翻主从型结构主从触发不允许在CP=1期间有干扰，否则可能产生误动作。维阻型结构边沿触发方式(4-*)以主从触发的D触发器为例：CPDQ干扰t1t2正确的输出波形假设在CP=1期间D有一干扰主从型的D触发器的输出波形如何？(4-*)CPDQt1t2R2S2CF从R1S1CF主CPD第一个CP到来时，Q´翻转。1(4-*)CPDQt1t2第一个CP的下降沿，Q翻转，输出反馈到F主的输入。1010R2S2CF从R1S1CF主CPD(4-*)CPDQt1t2由于S1=0，t1时刻Q´翻转为0。10100R2S2CF从R1S1CF主CPD(4-*)CPDQt1t2t2时刻Q´会再变为1吗？10100R2S2CF从R1S1CF主CPD(4-*)CPDQt1t21010010由于D=1,所以F主被封。D变为1后，Q´并不翻转为1。R2S2CF从R1S1CF主CPD

！(4-*)CPDQt1t21010010第二个CP的下降沿，F从按F主的输出翻转。01R2S2CF从R1S1CF主CPD(4-*)由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。CPDQt1t2(4-*)

边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，采用边沿触发方式。其特点是：触发器只在时钟跳变时刻发生翻转，而在CP=1或CP=0期间，控制端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。(4-*)&e&f&c&d&a&bDCP设原态Q=0，并设D=1。1CP=0期间：(1)c、d被锁，c、d的输出均为1。00110输出保持原状态不变(4-*)1(2)c=1、d=1反馈到a、b的输入，a、b输出为0、1。001111010&e&f&c&d&a&bDCPCP=0期间：(4-*)CP正沿到达时:c、d开启，使c=1，d=0。11110110Q翻转为101&e&f&c&d&a&bDCP(4-*)&e&f&c&d&a&bDCPCP正沿过后：d=0将c封锁,并使b=1，维持d=0。11001因此以后CP=1期间D的变化不影响输出。001维持线阻塞线(4-*)边沿触发的D触发器功能表正沿触发CQ正沿触发DCPDQCPD触发器的输出波形(4-*)简化的功能表特性方程DCQ负沿触发CQ正沿触发D(4-*)CIQCIQ正电位触发负电位触发小结:触发方式在逻辑符号中的表示CIQ负沿触发CIQ正沿触发1.2.(4-*)3.QCIQCIQCI主从型正沿触发主从型负沿触发CPCP?(-:(4-*)*在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。**边沿触发抗干扰能力强，且不存在空翻，应用较广泛。(4-*)一、JK触发器转换成D触发器CQKJDCP§4.3触发器逻辑功能的转换(4-*)二、JK触发器转换成T触发器CQKJTCP(4-*)三、D触发器转换成T´触发器CQDCP(4-*)§4.4应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它钮再按下,不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。(4-*)CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零USC公用清零公用时钟74LS175管脚图(4-*)+5VD1D2D3D4

CLRCP赛前先清零0输出为零发光管不亮CP&1&2&2清零(4-*)D1D2D3D4

CLRCP+5V1反相端都为11开启CP&1&2&2清零(4-*)D1D2D3D4

CLRCP+5V若有一按钮被按下，比如第一个钮。=1=00被封这时其它按钮被按下也没反应。0CP&1&2&2清零(4-*)

第五章时序逻辑电路（5-*）第五章时序逻辑电路§5.1概述§5.2寄存器§5.3计数器的分析§5.4计数器的设计§5.5计数器的应用举例（5-*）时序电路的特点：具有记忆功能。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。§5.1概述时序电路的基本单元：触发器。（5-*）简单的时序电路,直接列真值表或画时序波形图就能分析清楚其逻辑功能。复杂的时序电路，就要先写驱动方程，再写出状态方程，画出状态转换图，这样来分析其逻辑功能。常用时序电路：寄存器、移位寄存器、计数器、序列信号发生器（5-*）§5.2寄存器(Register)

5.2.1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲计收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器（5-*）5.2.2移位寄存器(shiftregister)

所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)（5-*）根据移位数据的输入－输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出串行输入－串行输出串行输入－并行输出并行输入－串行输出并行输入－并行输出：（5-*）SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0

＝1011在存数脉冲作用下，Q3Q2Q1Q0

＝1011。D0

＝0D1＝Q0D2＝Q1D3＝Q2下面将重点讨论蓝颜色电路—移位寄存器的工作原理。QQDQQDQQDQQD移位脉冲CP0串行输出3210例1：（5-*）D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝1011用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001例2（5-*）四位串入-串出的左移寄存器：D0

＝LD1＝Q0D2＝Q1D3＝Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1QQDQQDQQDQQDCP串行输出3210串行输入QDQQ3DQDQDCP串行输出Q1Q2Q0串行输入双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。集成组件电路74LS194就是这样的多功能移位寄存器。（5-*）双向移位寄存器例3（5-*）QQDQQDQQDQQDCP3210&&&K&（5-*）取数脉冲&ABCDCpSRG(1)QD&ABCDCpSRG(2)QD&&&&QDQCQBQARSRG(3)CP全加器AiBiCi-1SiCiQDCP&B3B2B1B0A3A2A1A0送数脉冲移位脉冲进位触发器加数被加数S4S3S2S1S0A3A2A1A0B3B2B1B0S4S3S2S1S0&&&&&&四位二进制加法电路例4（5-*）R—右移串行输入L—左移串行输入A、B、C、D—并行输入VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194151614131211109123456780111100011011直接清零保持右移(从QA向QD移动)左移(从QD向QA移动)并行输入CLRCPS1S0功能（5-*）74LS194寄存器应用举例例：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路

因为有7位并行输入，故需使用两片74LS194；

用最高位QD2作为它的串行输出端。（5-*）具体电路:&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)（5-*）寄存器工作方式并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工作效果:并行输入(S1S0=11)右移(S1S0=01)寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD20D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CPCLR011111110D0D1D2D3D4D5D6

11111

110（5-*）寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)工作效果:在电路中，“右移输入”端接＋5V。（5-*）§5.3计数器的分析5.3.1计数器的功能和分类1.计数器的作用记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。2.计数器的分类按工作方式分：同步计数器和异步计数器。按功能分：加法计数器、减法计数器和可逆计数器。按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。（5-*）5.3.2异步计数器的分析异步计数器的特点：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。（5-*）Q2Q1Q0

010001010101010001010110

11100000101思考题：试画出三位二进制异步减法计数器的电路图，并分析其工作过程。异步计数器优点：电路简单、可靠。异步计数器缺点：速度慢。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲三位二进制异步加法计数器例：三位二进制异步加法计数器。简单的时序电路,直接列真值表或画时序波形图就能分析清楚其逻辑功能。（5-*）5.3.3同步计数器的分析同步计数器的特点：在同步计数器内部，各个触发器都受同一时钟脉冲——输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。例：三位二进制同步加法计数器。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP复杂的时序电路，就要先写驱动方程，再写出状态方程，画出状态转换图，这样来分析其逻辑功能。（5-*）分析步骤:1.先列写控制端的逻辑表达式，即驱动方程：J2=K2=Q1Q0J1=K1=Q0J0=K0=1三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP（5-*）2.写出所使用触发器的特性方程3.将驱动方程代入特性方程,写出该电路的状态方程CP的下降边翻CP的下降边翻CP的下降边翻（5-*）4.画出该电路的状态转换图0000010100111001011101115.依据状态图画出波形图设置初态（5-*）CPQ0Q1Q2波形图显示状态转换思考题：试设计一个四位二进制同步加法计数器电路，并检验其正确性。（5-*）分析方法2－列表法:1.先列写控制端的逻辑表达式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一个CP，它就翻转一次；Q1：当Q0＝1时，它可翻转一次；Q2：只有当Q1Q0＝11时，它才能翻转一次。三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP（5-*）2.再列写状态转换表，分析其状态转换过程。2001001111010100000001100130100000