DSP技术及应用课件

序论强调的是对以数字形式表现的信号进行处理和研究的方法。是一门涉及许多学科且广泛应用于许多领域的新兴学科。什么是DSP？DSP包括两层概念:1.数字信号处理（DigitalSignalProcessing——DSP）*《DSP技术及应用》课程属于这一层概念，所涉及内容为如何利用DSP芯片进行数字信号的处理。研究的内容为DSP芯片的结构和特点，如何通过程序编写，实现对数字信号的处理。2.数字信号处理器（DigitalSignalProcessor——DSP）强调的是通过专用集成电路芯片，利用数字信号处理理论，在芯片上运行目标程序，实现对信号的某种处理。*数学工具：微积分、复变函数、概率统计、随机过程、数值分析、高等代数、线性代数、泛函数等。基础理论：网络理论、信号与系统、现代控制理论（包括人工智能、模式识别、神经网络、模糊控制）、现代通信理论、故障理论和现代测量等。数字信号处理的理论基础：*1.在通用的微型计算机（PC机）上用软件（如C、Fortran语言）实现。

缺点是：速度慢2.用单片机（如MCS-51、96系列等）实现。

缺点是：只用于简单数字信号处理。3.用通用的可编程DSP芯片实现。DSP芯片有更适合于数字信号处理的软件和硬件资源，非常适合于通用数字信号处理的开发，为数字信号处理的应用打开了新局面。

数字信号处理的实现方法：*4.用于极高速信号处理的专用DSP芯片。缺点：灵活性差，开发工具不完善。5.在通用的计算机系统中加上加速卡实现。

缺点：需核心含DSP的用户加速卡。6.用FPGA等产品实现数字信号处理算法。缺点：专用性太强，而且这种方法的研发工作也主要不是由一般的用户来完成的。*第一节DSP系统概述DSP系统模拟系统数字信号模拟信号实时处理模拟器件FPGA/CPLDDSP芯片强调控制运算过程*一、DSP系统的特点

1.精度高难17位字长模拟网络元件（R、L、C等）模拟网络系统数字系统DSP、D/A精度10-3精度10-3*2.可靠性强信号信号放大器A放大器B计算机A计算机B只要误差不超过0、1判决电平A、B结果可能不同A、B结果果相同*3.集成度高

表面贴装ASIC芯片DSP系统DSPCPLDFPGA开发压缩体积降低成本*4.接口方便以现代数字技术为基础的系统或设备都是兼容的，系统接口方便。5.灵活性好

DSP系统DSPCPLDFPGA可编程可编程可编程改变软件不同的功能硬件更简单DSP系统开发周期大大缩短*6.保密性好

DSP系统DSPCPLDFPGA保密性好保密性好保密性好隐蔽内部总线地址变化做成ASIC保密性能几乎无懈可击*7.时分复用

系统n信道1信道2信道n信号的采样频率与DSP系统的运算速度相比较低的场合。实时性要求不高的场合。

应用场合系统2系统1DSP系统*二、DSP系统的设计思路抗混叠滤波器A/DD/ADSP芯片平滑滤波器输入输出典型的DSP系统*DSP系统设计前：明确设计任务给出设计任务书

功能描述准确功能描述清楚描述的方式

人工语言流程图算法描述

将设计任务书转化为量化的技术指标。

1.总体方案设计

DSP应用定义系统性能指标选择DSP芯片软件编程硬件设计软件调试硬件调试系统集成系统调试*技术指标的确定

系统采样频率

信号频率最复杂的算法所需最大时间

对实时程度的要求片内、外RAM的容量

数量及程序的长短16、32位定点、浮点运算系统所要求的精度输入输出端口要求计算、控制选定DSP芯片型号

*成本供货能力技术支持开发系统体积功耗工作环境温度DSPA/DD/ARAM性能指标其它因素的考虑*总体设计算法仿真高级语言Matlab最佳算法初步参数系统初步分工软件硬件*2.软件设计阶段源程序汇编器汇编目标文件链接器连接

调试器调试代码转换C语言汇编语言混合语言代码写入EEPROM可执行文件软件仿真反复

*3.硬件设计阶段确定最优硬件实现方案画出硬件系统框图性能指标工期成本等硬件实现方案器件的选型DSP芯片、A/DD/A、内存、电源、逻辑控制、通信、人机接口、总线等*DSP芯片

根据是用于控制还是计算目的，选择：不同的厂商不同系列不同工作频率不同工作电压不同工作温度采用定点或浮点型芯片器件的选型原则*器件的选型原则A/D变换D/A变换根据采样频率、精度：确定A/D型号是否要求片上自带采样保持器多路器基准电源等。根据信号频率、精度：是否要求基准电源多路器输出运放等。*存储器RAM、EPROM（或EEPROM、FlashMemory），主要考虑：工作频率内存容量位长（8位/16位/32位）接口方式（串行/并行）、工作电压（5V/3.3V或其他）。器件的选型原则*逻辑控制先确定所用器件，如PLD、EPLD或FPGA；再根据自己的特长和公司芯片的特点决定采用哪家公司的哪一系列产品；最后根据DSP芯片的频率决定芯片的工作频率，并以此来确定使用的芯片。器件的选型原则*通信接口根据与其他系统通信的速率决定采用的通信方式：串口并口总线器件的选型原则*总线选择根据使用场合、数据传输速率的高低（总线宽度、频率高低、同步方式等）选择：PCIISA现场总线器件的选型原则*器件的选型原则人机接口电源选取可以通过单片机构成通信，也可在DSP的基础上直接构成。键盘显示器等

主要考虑电压的高低和电压的大小。电压高低要匹配电流容量要足够*必须清楚了解器件的使用和系统的开发，对于关键环节要做仿真。原理图设计PCB板设计要求DSP系统设计人员既要熟悉系统工作原理，又要清楚布线工艺和系统结构设计。

软、硬件调试借助仿真工具或开发工具进行软、硬件仿真调试时，往往要反复多次调试。*4.系统集成系统集成：是将软硬件结合起来，并组合成样机，在实际系统中运行，进行系统测试。如果系统测试结果符合设计指标，则样机设计完毕。但由于在软硬件调试阶段调试的环境是模拟的，因此在系统测试时往往会出现一些问题，应找出原因，不断改进。*第二节DSP芯片技术的发展1978年，AMI公司生产的S2811；1979年美国Intel公司的商用可编程器件2920；这两种是DSP芯片的一个主要里程碑。特点：没有现代DSP芯片所必须有的单周期乘法器。1980年，日本NEC公司推出μPD7720。特点：是第一片具有乘法器的商用DSP芯片。*1982年，美国德州仪器公司（TexasInstruments——TI）推出第一代DSPTMS320010及其系列产品，目前已发展到第六代。TI公司的系列DSP产品已经成为了当今世界最有影响的DSP芯片，其DSP市场占有量占全世界份额的近50%，成为世界上最大的DSP芯片供应商。*1982年，日本东芝公司推出浮点DSP芯片。1984年，AT&T公司推出DSP32，是较早的具备较高性能的浮点DSP芯片。1986年，Motorola公司推出了定点DSPMC56001。1990年，推出了与IEEE浮点格式兼容的浮点DSP芯片MC96002。美国模拟器件公司（AnalogDevices—AD）相继推出了定点DSP芯片ADSP21xx系列，浮点DSP芯片ADSP210xx系列。*20多年来，DSP芯片得到了迅猛发展，主要体现在如下方面：1.在生产工艺上

采用1µm以下的CMOS制造工艺技术和砷化镓集成电路制造技术，使集成度更高，功耗更低，从而使高频、高速的DSP处理器得到更大的发展。2.基本结构上以RISC结构、单片并行计算机结构为主导，脉冲阵列和数据流阵列也将成为并行处理器的主要体系结构。设计、测试简单，易模块化，易于实现流水线操作和多处理器结构。*3.模拟/数字混合上集滤波、A/D、D/A及DSP处理于一体，将成为DSP发展的主要方向，是DSP厂商的主要增长点。4.DSP技术与ASIC技术融合上在DSP芯片中嵌入ASIC模块，进一步扩大DSP逻辑控制功能。5.代码兼容性上将推出更新的、更强大的优化C编译器来适应不同型号的DSP代码生成，各种DSP的开发、加速、并行处理插件板也将大量涌现。*第三节DSP芯片的选择设计DSP应用系统，选择DSP芯片是非常重要的一个环节。只有选定了DSP芯片才能进一步设计其外围电路及系统的其它电路。选择原则：根据实际应用系统需要、应用场合、目的，选择满足所需功能、成本低、耗电小、使用方便、有技术支持、升级方便的芯片。*1．TI公司的DSP芯片TI公司常用的DSP芯片可以归纳为三大系列：（1）TMS320C2000系列，称为DSP控制器，集成了flash存储器、高速A/D转换器以及可靠的CAN模块及数字马达控制的外围模块，适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。（2）TMS320C5000系列，这是16位定点DSP。主要用于通信领域，如IP电话机和IP电话网关、数字式助听器、便携式声音/数据/视频产品、调制解调器、手机和移动电话基站、语音服务器、数字无线电、小型办公室和家庭办公室的语音和数据系统。一、主要的DSP芯片种类*（3）TMS320C6000系列DSP

采用新的超长指令字结构设计芯片。其中2000年以后推出的C64x，在时钟频率为1.1GHz时，可达到8800MIPS以上，即每秒执行90亿条指令。其主要应用领域为：1）数字通信完成FFT、信道和噪声估计、信道纠错、干扰估计和检测等。2）图像处理完成图像压缩、图像传输、模式及光学特性识别、加密/解密、图像增强等。*2．AD公司的DSP芯片特点：系统时钟一般不经分频直接使用。定点DSP芯片的程序字长为24位，数据字长为16位。一般具有2个串行口、1个内部定时器和3个以上的外部中断源，此外还提供8位EPROM程序引导方式。浮点DSP芯片，程序存储器为48位，数据存储器为40位，支持32位单精度和40位扩展精度的IEEE浮点格式，内部具有32×48位的程序Cache，有3至4个外部中断源。*AD的BLACKFINADSP-21535*3．AT&T公司的DSP芯片

定点DSP芯片的程序和数据字长均为16位，有2个精度为36位的累加器，具有1个深度为15字的指令Cache，片内具有2K字的程序ROM和512字的数据RAM。浮点DSP芯片，80/100ns的指令周期，片内具有3个512字的RAM块，或2个512字的RAM块加1个4K字的ROM块。可以寻址4M字的外部存储器。具有4个40位精度的累加器和22个通用寄存器。*LUCENT用STARCORE开发的新DSP*4．Motorola公司的DSP芯片定点DSP芯片程序和数据字长为24位，有2个精度为36位的累加器。浮点DSP芯片，累加器精度达96位，可支持双精度浮点数，该芯片的指令周期为50/60/74ns。内部具有10个96位或32位基于寄存器的累加器。适合于自适应滤波的专用定点DSP芯片，程序字长和数据字长分别为24位和16位，累加器精度为40位。**5．其他公司NEC公司的μPD77C25、μPD77220定点DSP芯片和μPD77240浮点DSP芯片等。LUCENT的DSP1600等，INTEL也有自己的DSP产品。INTEL&AD的新DSPCORE*1．DSP芯片的运算速度

MAC时间：一次乘法和一次加法的时间。大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。FFT执行时间：运行一个N点FFT程序所需时间。由于FFT运算在数字信号处理中很有代表性，因此FFT运算时间常作为衡量DSP芯片运算能力的一个指标。MIPS：每秒执行百万条指令。MOPS：每秒执行百万次操作。MFLOPS：每秒执行百万次浮点操作。BOPS：每秒执行十亿次操作。二、选择芯片考虑的因素*2．DSP芯片的价格如果采用价格昂贵的DSP芯片，即使性能再好，其应用范围也受到一定限制，尤其是民用产品。

3．DSP芯片的硬件资源不同DSP芯片所提供的硬件资源不同，如片内RAM、ROM的数量，外部可扩展的程序和数据空间，总线接口、I/O接口等。

4．DSP芯片的运算精度一般的定点DSP芯片字长为16位，少数24位。浮点芯片的字长一般为32位，累加器为40位。*5．DSP芯片的开发工具在DSP系统的开发过程中，如果没有开发工具的支持，要想开发一个复杂的DSP系统几乎是不可能的。功能强大的开发工具，可使开发时间大大缩短。6．DSP芯片的功耗

便携式的DSP设备、手持设备、野外应用的DSP设备等对功耗有特殊的要求。7．其他因素

除了上述因素外，还要考虑到封装形式、质量标准、供货情况、生命周期等。*一般地讲：定点DSP芯片的价格较便宜，功耗较低，但运算精度稍低。浮点DSP芯片的优点是运算精度高，用C语言编程调试方便，但价格稍高，功耗较大。DSP应用系统的运算量是确定选用DSP芯片处理能力的基础。运算量小，则可选用处理能力不是很强的DSP芯片，降低系统成本。如果单片DSP芯片达不到要求，则需选用多个DSP芯片并行处理。*第四节DSP芯片的主要优点与应用领域一、DSP芯片的优点

1．哈佛结构2．多总线结构和多处理单元3.流水线技术4．特殊的DSP指令5．指令周期短6.运算精度高7.硬件配置强8.耗电省*二、DSP芯片的主要应用领域据预测，到2007年，DSP的市场将达到500亿美元。目前DSP的应用主要包括如下方面：

（1）信号处理

如数字滤波、自适应滤波、快速傅里叶变换、希尔伯特变换、小波变换、相关运算、谱分析、卷积、模式匹配、加窗、波形产生等。*（2）通信

如调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、传真、扩频通信、纠错编码、可视电话、个人通信系统、移动通信、个人数字助手（PDA）、X.25分组交换开关等。（3）语音

如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音存储、扬声器检验、文本转语音等。*（4）军事

如保密通信、雷达处理、声纳处理、图像处理、射频调制解调、导航、导弹制导等。（5）图形与图像

如二维和三维图形处理、图像压缩与传输、图像增强、动画与数字地图、机器人视觉、模式识别、工作站等。（6）仪器仪表

如频谱分析、函数发生、锁相环、地震处理、数字滤波、模式匹配、暂态分析等。*（7）自动控制

如引擎控制、声控、机器人控制、磁盘控制器、激光打印机控制、电动机控制等。（8）医疗

助听器、超声设备、诊断工具、病人监护、胎儿监控、修复手术等。（9）家用电器

如高保真音响、音乐合成、音调控制、玩具与游戏、数字电话与电视、电动工具、固态应答机等。（10）汽车

如自适应驾驶控制、防滑制动器、发动机控制、导航及全球定位、振动分析、防撞雷达等。*第五节DSP应用系统的开发工具

开发工具的好坏对代码的长度、代码的执行速度起着关键的作用，开发工具的功能是否齐全，使用是否方便，在很大程度上将影响DSP系统的开发周期以及产品上市时间。由于不同厂商、不同系列的DSP都有自己的开发工具，因此开发工具的选择也是重要的一环。*代码产生工具对用户开发的高级语言或汇编语言源代码进行编译，生成可以在目标DSP上运行的可执行代码。代码调试工具根据调试者的命令观察DSP的状态，控制DSP代码的执行，进行结果显示，对用户的代码进行调试或性能测试。DSP的开发工具*1.代码产生工具（1）TMS320优化C编译器（OptimizingANSICCompilers）C编译器的输入是C语言源代码，输出为TMS320汇编代码，它用于把符合ANSI标准的C代码转换为目标DSP汇编代码，使用户可以用C语言编写代码。并且，配套的代码调试工具支持C代码的源码调试。TI公司的编译器支持除TMS320C1x外的所有DSP产品。TI公司的开发工具*（2）TMS320汇编器、连接器（Assembler、Linker）

汇编器和连接器用于把汇编代码转换为可在目标DSP上运行的可执行目标代码。支持宏汇编和目标库，产生的目标代码可重新定位，在程序地址空间中的具体地址可变。其中汇编器用于把汇编语言文件转换成机器语言的目标文件。连接器用于把多个目标文件连接成可执行的目标代码。在连接过程中，连接器完成目标代码的定位、解决符号的外部引用等。*2．代码调试工具（1）TMS320源码调试器（CSourceDebugger）它在PC机或工作站上运行，是开发环境中主机与软件仿真器、软件评价模块或硬件仿真器之间的标准接口。它与这些调试器一起配合使用，完成对用户程序的调试。程序调试可以在C、汇编或C/汇编混合模式下进行调试，调试器具有条件执行、单步执行、断点等基本功能，并支持多个DSP。*（2）TMS320软件仿真器（TMS320SoftwareSimulators）

TMS320软件仿真器是一个软件程序，它在PC机或工作站上运行，通过模拟DSP的运行验证和调试TMS320程序。采用软件仿真器，编程者可以在没有目标硬件的情况下进行软件开发。在软件仿真器上调试用户软件时，可以用对主机数据文件的读写代替对特定I/O的数据读写，以模拟与DSP接口的I/O器件；另外软件仿真还可以模拟中断信号。*（3）TMS320系统调试和评价工具

TMS320有一系列系统调试工具用于代替或协助目标系统进行软件评价和开发。现有的产品有：DSK初学者开发套件（DSPStarterKit）EVM软件评估模块（EvaluationModule）XDS510硬件仿真器（ExtendDevelopmentSupportEmulators）。TI公司还提供集成开发工具CCS（CodeComposerStudio），CCS可从网上下载，可进行软、硬件仿真和系统分析，受到广泛应用。*第二章DSP芯片结构介绍第一节基本性能第二节CPU结构第三节内部总线结构第四节存储器结构第五节在片外围电路第六节串行口第七节与外设的接口第八节复位与省电第九节中断第十节自举加载*1）多总线结构2）40位算术逻辑单元（ALU）3）17×17位并行乘法器4）比较、选择和存储单元（CSSU）5）指数编码器6）两个地址发生器第一节C54x芯片的基本性能*7）数据总线8）总线寻址空间9）三种存储器空间10）单指令循环和块循环11）区分的存储块移动指令12）32位长操作数指令13）可编程等待状态发生器和可编程的存储单元转换

*14）锁相环（PLL）发生器15）多通道缓冲串口（McBSP）16）直接存储器访问（DMA）控制器17）主机接口（HPI）18）定时器19）多种节电模式20）JTAG接口21）低电压工作*第二节C54x芯片的CPU结构40位算术逻辑运算单元（ALU）2个40位累加器A和B移位-16～30位的桶形移位寄存器乘法器/加法器单元比较和选择及存储单元（CSSU）指数编码器CPU状态和控制寄存器包括*C542的结构框图*CPU结构*1.算术逻辑运算单元

ALU如何获取数据

ALU输出送往何方

溢出怎么办

进位位的作用

什么是双16位算术运算

要点**2.累加器A和B作用

结构与位置Ａ和Ｂ的异同

加载与存储中的移位

AG保护位39～

32AH高阶位31～

16AL低阶位15～

0要点89DO页存储器*3．桶形移位器的功能

什么是定标移位处理的作用归一化的作用为何要扩展符号位要点*4．乘法器/加法器

结构

功能

什么是舍入处理

饱和处理的优点数据流向

17X17乘法40位加法检零饱和取整*5．比较、选择和存储单元

结构功能

MUXCOMPTRNTCMSW/LSW选择EB15～

EB0CSSU桶形移位器16SAB*CMPSA，*AR1；如果A（31～16）>A（15～0）；则A（31～16）->*AR1，；TRN左移1位，0->TRN（0），0->TC

；否则A（15～0）->*AR1，TRN左移1位，；1->TRN（0），1->TCIf(M1+D1)>(M2+D2)thenN1=M1+D1ElseN1=M2+D2D1D2M1(尺度1)M2(尺度2)2*J2*J+1N1JN2J+8D1D2*6．指数编码器结构功能

EXP指数编码器ABT寄存器要点如何计算指数*7．CPU状态和控制寄存器

3个状态寄存器

功能

位置各bit的作用要点671DO页存储器*ARP15～

13TC12C11OVA10OVB9DP8～

0（1）状态寄存器0（ST0）

（2）状态寄存器1（ST1）

BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM4～

0*（3）处理器工作方式状态寄存器（PMST）

IPTR15～

7MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL1SST0如何将40位数据饱和处理成32位数*第三节内部总线结构不同总线作用与区别

程序总线（PB）数据总线（CB、DB和EB）

地址总线（PAB、CAB、DAB和EAB）在片双向总线**读/写方式地址总线程序总线数据总线PABCABDABEABPBCBDBEB程序读△

△

程序写△

△单数据读

△

△

双数据读

△△

△△

长数据(32位)读

△（hw）△（lw）

△(hw)△（lw）

单数据写

△

△数据读/数据写

△△

△△双数据读/系数读△△△

△△△

外设读

△

△

外设写

△

△*为何要设置多内部总线一个机器周期内可完成的存取操作为何要用两个辅助寄存器算术运算单元一个周期内如何执行3操作数指令要点*第四节C54x芯片的存储器结构一、哈佛结构冯•诺依曼结构特点与区别程序/数据存储器CPU*哈佛结构改善的哈佛结构特点与区别程序存储器CPU数据存储器对存储器空间分配的不同考虑*二、哈佛结构存储空间分配

64K字程序存储空间

64K字数据存储空间空间构架DARAMSARAMROM64K字的I/O空间并行性及RAM双寻址片内/片外存储器特点*存储器型式C541C542C543C545C546C548C549ROM28K2K2K48K48K2K16K程序20K2K2K32K32K2K16K程序/数据8K0016K16K00DARAM♀5K10K10K6K6K8K8KSARAM♀0000024K24K*1．存储器空间的划分与交叉

DARAMSARAMROM片内存储器类型空间交叉的条件MP/位OVLY位DROM位使能禁止程序数据片内存储器空间*TMS320C549存储器空间分配图*C548和C549页扩展方法对程序空间扩展

*2．程序存储器

器件ROMMP/MC=0DARAMOVLY=1SARAMOVLY=1C54128K5K-C5422K10K-C5432K10K-C54548K6K-C54648K6K-C5482K8K24KC54916K8K24K*片内存储器作为程序存储器条件外部存储器作为程序存储器条件

片内ROM分块的目的

*高端2K字的利用

*3．数据存储器

数据存储器类型RAM（SARAM）RAM（DARAM）片内ROM(软件映像)片内/片外数据存储器的识别*器件程序/数据ROMDROM=1DARAMSARAMC5418K5K-C542-10K-C543-10K-C54516K6K-C54616K6K-C548-8K24KC54916K8K24K*RAM分块目的*DARAM前1K数据存储器的配置

*4．存储器映像寄存器

位置

作用访问所需周期数

*地址CPU寄存器名称

地址CPU寄存器名称0IMR（中断屏蔽寄存器）

12AR2（辅助寄存器2）1IFR（中断标志寄存器）

13AR3（辅助寄存器3）2~5保留（用于测试）

14AR4（辅助寄存器4）6ST0（状态寄存器0）15AR5（辅助寄存器5）7ST1（状态寄存器1）16AR6（辅助寄存器6）8AL（累加器A低字）17AR7（辅助寄存器7）9AH（累加器A高字）18SP（堆栈指针）AAG（累加器A保护位）

19BK（循环缓冲长度寄存器）BBL（累加器B低字）

1ABRC（块重复计数器）CBH（累加器B高字）

1BRSA（块重复起始寄存器）DBG（累加器B保护位）

1CREA（块重复结束寄存器）ET（暂存寄存器）1DPMST（处理器工作方式）FTRN（状态转移寄存器）

1EXPC（程序计数器扩展）10AR0（辅助寄存器0）11AR1（辅助寄存器1）1E~1F保留*地

址名

称说

明20DRR0串行端口0数据接收寄存器21DXR0串行端口0数据发送寄存器22SPC0串行端口0数据控制寄存器23-保留24TIM定时寄存器25PRD定时周期寄存器26TCR定时控制寄存器27-保留28SWWSR软件等待状态寄存器29BSCR块切换控制寄存器2A~2F-保留30DRR1串行端口1数据接收寄存器31DXR1串行端口1数据发送寄存器32SPC1串行端口1数据控制寄存器33~5F-保留*第五节在片外围电路通用I/O引脚XF定时器时钟发生器主机接口软件可编程等待状态发生器可编程分区开关串行口不同子系列器件差别*一、通用I/O引脚

XFSSBXXFRSBXXF特点发信号收信号XC2，BIO

*二、定时器

功能

结构图工作过程*定时器寄存器（TIM）定时器周期寄存器（PRD）定时器控制器寄存器（TCR）主要部件保留15～

12soft11free10PSC9～

6TRB5TDDR3～

0TSS4TCR中的控制位和状态位*定时中断的周期计算

定时中断周期=CLKOUT×（TDDR+1）×（PRD+1）定时器输出信号定时器如何节电TOUTTINT

*1）TCR中的TSS位置1，关闭定时器。2）加载PRD。3）重新加载TCR定时器初始化的步骤

使TDDR初始化令TSS位为0TRB位置1*1）将中断标志寄存器IFR中的TINT位置1，清除尚未处理完的定时器中断。2）将中断屏蔽寄存器IMR中的TINT位置1，开放定时中断。3）将ST1中的INTM位清0，从整体上开放中断。开放定时中断

（假定INTM=1）*编程举例

STM#0000h，SWWSR；不插等待周期；（软件等待状态寄存器置0）STM#0010h，TCR；TSS=1（TCR第5位TSS置1）STM#0100h，PRD；加载定时器周期寄存器（PRD）；定时中断周期=CLKOUT×（TDDR+1）×（PRD+1）STM#0C20h，TCR；定时分频系数TDDR初始化为0

；TSS=0，启动定时器工作；TRB=1，当TIM减到0后重新加载PRD

；Soft=1，Free=1定时器遇到断点后继续运行STM#0008h，IFR；清除尚未处理完的定时中断STM#0008h，IMR；开放定时中断RSBXINTM；开放中断（状态寄存器ST1的INTM位复位）…*三、时钟发生器

作用

组成两种参考时钟输入方式内部振荡电路晶体振荡电路*时钟频率

CPU时钟频率CLKOUT晶体振荡频率外部时钟频率CLKIN?内部PLL功能*（1）硬件配置的PLL

引脚状态时钟方式CLKMD1CLKMD2CLKMD3选择方案1选择方案2000工作频率=外时钟×3工作频率=外时钟×5110工作频率=外时钟×2工作频率=外时钟×4100工作频率=内时钟×3工作频率=内时钟×5010工作频率=外时钟×1.5工作频率=外时钟4.5001工作频率=外时钟/2工作频率=外时钟/2111工作频率=内振荡器/2工作频率=内振荡器/2101工作频率=外时钟×1工作频率=外时钟×1011停止方式停止方式*（2）软件可编程PLL时钟工作方式寄存器(CLKMD)作用PLLMUL15～

12PLLDIV2PLLCOUNT11PLLON/OFF10～

3PLLNDIV10PLLSTATUS时钟发生器选择位乘数除数计数器通/断位工作状态位*软件编程时钟方式

第一：PLL方式

第二：DIV方式工作时钟CLKOUT=CLKIN×乘系数CLKOUT启动过程锁定复位DIV工作加载延迟定时PLL开始定时*引脚状态CLKMD寄存器复位值时钟方式CLKMD1CLKMD2CLKMD30000000h工频=外时钟/20011000h工频=外时钟/20102000h工频=外时钟/21004000h工频=内振荡器/21106000h工频=外时钟/21117000h工频=内振荡器/21010007h工频=外时钟×1011-停止方式复位时设置的时钟方式

*锁定定时器

工作方式锁定延时时间的设定PLLCOUNT的数值设定DIV工作方式时钟发生器按DIV方式工作PLL工作方式锁定定时器工作*设计举例

如果要从DIV方式转到PLL×3方式，已知CLKIN的频率为13MHz，PLLCOUNT=41（十进制数），只要在程序中加入如下指令即可：STM#0010000101001111b，CLKMD其中，PLLMUL=0010，PLLDIV=0，PLLNDIV=1，故由表5-10可得乘系数为3；PLLON/OFF=1，表5-10知PLL工作；PLLCOUNT=00101001，十进制计数值为41。*四、复位电路

功能简单的复位电路有监视功能的复位电路*五、主机接口

功能结构*（1）HPI存储器（DARAM）（2）HPI地址寄存器（HPIA）（3）HPI数据锁存器（PHID）（4）PHI控制寄存器（HPIC）（5）PHI控制逻辑工作过程CPU存储空间访问主机数据寄存器HPID主机地址寄存器HPIA外部主机外部控制信号*HPI两种工作方式

（1）共用寻址方式（SAM）（2）仅主机寻址方式（HOM）

HPI存储器

主机

CPU

HPI存储器

主机

CPU

*HPI与主机的连接

*HPID与DARAM存储器的关系HPIA寄存器对寻址的影响HPIC控制寄存器各位设置

*对HPI的寻址过程

HPI的中断过程主机HPI中断写DSPHINTHCNTL0HCNTL100、10、11HPIC*第六节串行口

标准同步串行口（SP）缓冲同步串行口（BSP）多路缓冲串口（McBSP）时分多路串行口（TDM）

当缓冲串行口和时分多路串行口工作在标准方式时，它们的功能与标准串行口相同

串行口分类*一、标准串口SP

*1.串行口组成16位数据接收寄存器（DRR）数据发送寄存器（DXR）接收移位寄存器（RSR）发送移位寄存器（XSR）控制电路*标准串口SP特点

可有多个相互独立的标准同步串口发送和接收是双向缓冲的2个存储器映像寄存器用于传送数据每个口有时钟、帧同步脉冲以及串行移位寄存器可以按8位字节或16位字节转换可以产生自己的可屏蔽收发中断可以工作在任意的时钟频率上标准串行口的最高工作频率是CLKOUT的1/4。*串行口连接方法

数据发送工作过程

数据接收工作过程*2．串行口控制寄存器

功能控制位作用

*3.标准串口SP的使用

STM#0038H，SPC；串口初始化STM#00C0H，IFR；清除挂起的串口中断AND#00C0H，IMR；使能中断RSBXINTM；使能全局中断STM#00F8H，SPC；开始串口传输STMDATA1，DXR；写第一个数据到DXR

*二、缓冲串行口（BSP）

特点

缓冲串行口6个寄存器控制扩展寄存器BSPCE数据接收移位寄存器BRSR数据发送移位寄存器BXSR

数据接收寄存器BDRR数据发送寄存器BDXR控制寄存器BSC

*1．串行口的组成

BDRBCLKRBFSRBCLKXBFSXBDXBRINTBMINTBXINTC54x内存界面自动缓冲单元ABU控制XRDYRRDYBXINTBMINTBRINTBDXRBSPCEBXSRBRSR串口控制逻辑BSPCBDRR中断控制C54xCPU界面中断逻辑1611*2．缓冲串行口的工作模式

（1）缓冲串行口的标准模式

(表2-16)（2）缓冲串行口增强模式

可编程串口时钟选择时钟帧同步信号的正负极性可选10、12位字长允许忽略同步信号或不忽略。新增功能

BSPCE的BRE控制模式转换*3．自动缓冲单元ABU可独立于CPU自动完成控制串口与固定缓冲内存区中的数据交换。功能组成地址寄存器AXR块长度发送寄存器BKX地址接收寄存器ARR块长度接收寄存器BKR串口控制寄存器BSPCE

特点*ABU完成对缓冲存储器的存取；工作过程中地址寄存器自动增加，直至缓冲区的底部。到底部后，地址寄存器内容恢复到缓冲存储器区顶部；如果数据到了缓冲区的一半或底部，就会产生中断，并刷新XH/XL；如果选择禁止自动缓冲功能，当数据过半或到达缓冲区底部时，ABU会自动停止缓冲功能。工作过程

*循环寻址原理

装载BKX/R确定缓冲区长度，装载ARX/R给出2K字缓冲区基地址和缓冲区数据起始地址实现初始化。BKX/R从高位至低位方向第一个1的位置N位将ARX/R分为ARH和ARL两部分，缓冲区顶部地址（TBA）由高位为ARH，而低位为N+1个0组成的数定义。缓冲区底部地址（BBA）由ARH和BKL-1决定。而当前数据缓冲区的位置由ARX/R的内容决定。如图所示。ARX/R的内容会随着每一次访问继续增加直至到下一个允许的缓冲区开始地址。然后在后续的存取操作中，作为更新的循环缓冲开始地址，新的ARX/R内容用来进行正确的循环缓冲地址计算。

*循环寻址示意图BKX/RARX/RARHARL0…01…BBATBA缓冲区当前位置ARHBKLARHBKL>>1ARH0…0下半部开始缓冲区顶部上半部分缓冲区底部下半部分*三、时分多路串行口（TDM）

功能

非TDM方式=标准串口TDM方式当TSPC的TDM=1工作方式相关寄存器TDM数据接收寄存器TRCVTDM数据发送寄存器TDXRTDM串口控制发送寄存器TSPCTDM通道选择寄存器TCSRTDM发送/接收地址寄存器TRTATDM接收地址寄存器TRADTDM数据接收移位寄存器TRSRTDM数据发送移位寄存器TXSR

*C54xTDXTDRTFSXTFSRTCLKXTCLKR器件0器件1器件7……TDM时分多路串口连接*第七节外设接口数据总线地址总线一组控制信号一、外设接口的时序关系

1．外设接口引线片外存储器I/O口作用寻址**（1）如何识别片内存储器与片外存储器（2）如何区别片外数据存储器与程序存储器和I/O空间

（3）如何确定与外部器件通信期间数据传送中方向（4）如何与低速设备通信（5）如何与外部电路共享总线（6）如何隐藏内部程序器地址线内容*2．外部总线操作的优先级别

单周期内对片内存储器可完成从程序存储器取1条指令、从数据存储器读2个操作数，共3个操作。但由于只有一条外部总线，故只能有1个操作。在遇到一个机器周期内，CPU寻址外部存储器两次，一次取指，一次取操作数时，数据寻址比程序存储器取指具有较高的优先权。单周期内对片内存储器操作与片外存储器操作的区别*3．外部接口定时图

存储器读一读一写操作定时图注意下面信号变化：地址R/读操作1个机器周期*存储器写一写一读操作定时图写操作要用2个机器周期

*并行I/O读一写一读定时图I/O设备读/写操作要持续2个机器周期

*二、外设接口的速度配合1．对接口器件的速度要求

外部存储器存取时间应小于60%的机器，周期否则需通过软件或硬件插入等待状态。

C54x读操作定时简图*插入等待状态数与外部器件的存取时间的关系

外部器件的存取时间ta/ns插入等待状态数ta≤15015＜ta≤40140＜ta≤65265＜ta≤90390＜ta≤1154115＜ta≤1405对于型号为TMS320C54x-40的DSP芯片

*2．软件等待状态发生器

功能

软件等待状态寄存器（SWWSR）

为什么要对外部存储器分块

*等待应用举例

为程序空间和I/O空间插入3个等待状态

C54x等待状态发生器的逻辑框图*如图进行连接，复位SWWSR=7FFFh，所有的程序、数据和I/O空间都被插入7个等待状态。然后用STM指令进行修改SWWSR：STM#349B，SWWSR；SWWSR=0011010010011011

工作过程*将SWWSR中相应的字段值加载到计数器。等待状态计数器减计数。当计数器减到0且外部READY线置高电平，经或门加到CPU的端，结束等待状态。注意：只有插入2个以上机器周期时，CPU才在CLKOUT的下降沿检测外部READY信号。执行到最后一个等待状态时，信号将变成电平。利用这一特点，可以再附加插入硬件等状态。*3.利用软件等待实现

接口的速度配合例2-1试为TMS320C54x-40作如下外设配置：程序存储器EPROM8K×16位，ta=70ns数据存储器SRAM8K×16位，ta=12nsA/D和D/A变换器16位，转换时间=120ns画出系统的接口连线图。*本例中C54x的机器周期为25ns（40MIPS），若外部器件的存取时间小于15ns，可以不插入等待状态。因此例中的数据存储器可以不插入等待状态，但程序存储器和A/D、D/A外部设备应分别插入3个（75ns）和5个（125ns）等待状态。此时软件等待状态寄存器SWWSR应配置为：0101000000011000STM#5018，SWWSR*系统接口连线图*4．利用硬件等待实现接口的速度配合

什么情况下需插入硬件等待状态

怎样用硬件插入等待应5．利用混合等待实现接口的速度配合

混合等待状态举例

C54x-40与低地址程序存储器（SRAM，12ns）以及高地址程序存储器（EPROM，200ns）相接口。

*软件和硬件混合等待状态连接STM#1278，SWWSR*三、分区转换逻辑

为什么要对外部存储器分区

可编程分区转换逻辑的功能

分区转换控制寄存器（BSCR）的定义BNKCMP15～

12PS～DS11保留位BH1EXO010～

2*外部存储器的分区

BNKCMP屏蔽的最高有效位分区大小（16位字）位15位14位13位120000-64K10001532K110015～1416K111015～138K111115～124K*第八节复位与省电使C54x进入一已知状态至少保持2个时钟周期的低电平复位后为高电平如果MP/

=0，则处理器从片内ROM开始执行程序，否则，它将从片外程序存储器开始执行程序。一、复位和IDLE3省电工作方式1．复位操作

的功能*处理器复位操作包括1)置IPTR＝1FFh。2)置MP/位为引脚MP/电平。3)置PC＝FF80h4)将FF80h加到PA。5)置数据总线为高阻、控制线为无效状态。6)产生中断响应信号。7)置ST1的INTM＝1，关闭所有的可屏蔽中断。8)IFR清0。9)产生同步复位信号（），外围电路初始化。10)将相应状态位置成初始值。*2．外部总线复位定时图

复位两阶段低电平后高电平后*3．“唤醒”IDLE3省电方式的定时图

*进入IDLE3:执行IDLE3指令

必须重新启动PLL，并在CPU重新恢复工作以前锁定好相位。IDLE3状态特点结束IDLE3:利用外部中断（、、）

*中断唤醒条件：当CLKOUT频率为40MHz时“唤醒”过程中断脉冲宽度大于10nsPLL减法计数时间大于50μs中断引脚变低电平PLL锁相计数器对输入时钟减法计数到0PLL输出加到CPUC54x退出IDLE3*计数器起始值PLL乘系数等效时钟周期（N）减法计数时间（μs）CLKOUT频率为40MHz20481204851.220481.5307276.810242204851.210242.525606410243307276.85124204851.25124.5230457.65125256064**复位方法“唤醒”IDLE3不用减法计数器PLL输出立即加到内部逻辑电路要求

的低电平应大于50μs，以保证PLL有50μs的锁存时间，不致用不稳定的时钟启动工作。*二、保持方式

何种情况使用保持方式

如何进入保持方式*C54x在保持状态的工作方式

1）正常保持方式

2）DMA操作方式保持状态的维持与确认保持状态的退出*第九节中断处理

受外部中断口信号触发的外部硬件中断受片内外围电路信号触发的内部硬件中断

程序指令INTR

TRAP

RESET1．中断来源软件驱动硬件驱动一、中断类型

*2．中断分类

可屏蔽中断非屏蔽中断中断可以用软件屏蔽或开放（SINT15～SINT0）

C54x总是响应所有软件中断，两个外部硬件中断、*二、中断标志寄存器（IFR）和中断屏蔽寄存器（IMR）

中断标志寄存器：功能、设置、清除中断屏蔽寄存器：功能、设置、开放*三、中断处理过程（1）接受中断请求（2）响应中断（3）执行中断服务程序四、实现中断的相关问题（1）中断向量地址的计算

*中断向量地址计算举例复位后的初始地址计算（1）取IPTR的值（2）查表2－25得中断向量序号（3）将十六进制的中断向量序号左移2位（4）将（1）与（3）相加得中断向量地址**IPTR=111111111+K=0000000

1111

1111

1000

0000

FF80h故硬件复位后的开始地址为0FF80h。IPTR=000000001+K=0000000

0000

0000

1000

0000

0080h此时中断向量被移到从0FF80h单元开始处。*（2）外部中断响应的时间响应的时间＝采样时间＋查询时间＝1＋2≥3个完整的机器周期外部中断的时间基本上在3～8个机器周期之间。（3）外部中断触发方式电平触发边沿触发

*第三章DSP指令系统与特点第一节寻址方式第二节程序地址的生成第三节流水线操作技术第四节指令系统概述*Smem：16位单寻址操作数。Xmem：16位双寻址操作数，从DB数据总线上读出。Ymem：16位双寻址操作数，从CB数据总线上读出。dmad：16位立即数，数据存储器地址。pmad：16位立即数，程序存储器地址。PA：16位立即数，I/O口地址。src：源累加器（A或B）。dst：目的累加器（A或B）。lk：16位长立即数。第一节TMS320C54x的寻址方式*1．立即数寻址2．绝对地址寻址3．累加器寻址4．直接寻址5．间接寻址6．存储器映象寄存器寻址7．堆栈寻址寻址分类*

1．立即数寻址

在操作数前面需要加＃字号来说明该操作数为立即数。否则会把该操作数误认为是一个地址，从而把立即数寻址变成绝对地址寻址。

特点指令中包含有执行指令所需要的操作数。立即数分为3、5、8或9位的短立即数和16位的长立即数两种。短立即数可包含在单字或双字指令中，长立即数在双字指令中。注意LD#93h，A

LD93h，A举例*

2．绝对地址寻址特点在指令中包含有所要寻址的存储单元的16位地址。这个16位的地址可以用其所在单元的地址标号或者16位符号常数来表示。（1）数据存储器地址（damd）寻址

用一个符号或一个数来确定数据空间的一个地址。

方法MVKDSAMPLE，*AR3

举例*用一个符号或一个具体的数来确定程序存储器中的一个地址

2．绝对地址寻址（2）程序存储器地址（pmad）寻址方法MVPDTABLE，*AR4举例*用一个符号或一个常数来确定外部I/O口地址

2．绝对地址寻址（3）PA寻址端口（PA）方法PORTRFIFO，*AR5举例*用一个符号或一个常数来确定数据存储器中的一个地址

2．绝对地址寻址（4）*（lk）寻址方法LD*（BUFFER），A举例特点允许所有使用Smem寻址的指令去访问数据空间的任意单元而不改变数据页指针（DP）的值，也不用对ARx进行初始化

*用累加器中的数值作为地址来读写程序存储器。方法READASmemWRITASmem举例特点可用来完成程序存储器单元的数据与数据存储器单元的数据进行交换

3．累加器寻址*可以在不改变DP或SP的情况下，随机地寻址128个存储单元中的任何一个单元。用一个符号或一个常数来确定7位偏移值，与DP或SP共同形成16位的数据存储器实际地址。4．直接寻址方法LD#x，DPLD@u，AADD@v，A===========SSBXCPLLD@X1，AADD@Y2，A举例特点*CPL=07位dma域与9bit的DP相结合形成16位的数据存储器地址。CPL=17位dma域加上（正偏移）SP的值形成16位的数据存储器地址。

DP值是从0~511（29-1），以DP为基准的直接寻址把存储器分成512页，7位的dma范围从0~127，每页有128个可访问的单元。

*5．间接寻址方法特点（AR0~AR7）→ARAU0/ARAU1→16位无符号算术运算→寻址范围为64K能在一个指令中访问两个数据存储器单元两个独立的存储器单元读数据读一个、写另一个存储器单元读写两个连续的存储器单元*5．间接寻址（1）单操作数寻址定义间接寻址的类型定义寻址所使用的辅助寄存器ST1CMPT=0标准方式ARF确定辅助寄存器，ST0中ARP＝0CMPT=1兼容方式如ARF=0，用ARP选择辅助寄存器，否则，用ARF来确定辅助寄存器。ARF的值装入ARP。LD*AR1,B*单操作数间接寻址的硬件框图*MOD域操作码语法功能说明0000*ARxaddr=ARxARx包含了数据存储器地址0001*ARx-addr=ARxARx=ARx-1访问后，ARx中的地址减1②0010*ARx+addr=ARxARx=ARx+1访问后，ARx中的地址加1①0011*+ARxaddr=ARx+1ARx=ARx+1在寻址前，ARx中的地址加1，然后再寻址①②③0100*ARx-0Baddr=ARxARx=B（ARx-AR0）访问后，从ARx中以位倒序进位的方式减去AR00101*ARx-0addr=ARxARx=ARx-AR0访问后，从ARx中减去AR00110*ARx+0addr=ARxARx=ARx+AR0访问后，把AR0加到ARx中去0111*ARx+0Baddr=ARxARx=B（ARx+AR0）访问后，把AR0以位倒序进位的方式加到ARx中1000*ARx-%addr=ARxARx=circ（ARx-1）访问后，ARx中的地址以循环寻址的方式减1①1001*ARx-0%addr=ARxARx=circ（ARx-AR0）访问后，从ARx中以循环寻址的方式减去AR01010*ARx+%addr=ARxARx=circ（ARx+1）访问后，ARx中的地址以循环寻址的方式加1①1011*ARx+0%addr=ARxARx=circ（ARx+AR0）访问后，把AR0以循环寻址的方式加到ARx中1100*ARx（lk）addr=ARx+lkARx=ARxARx和16位的长偏移（lk）的和用来作为数据存储器地址。ARx本身不被修改1101*+ARx（lk）addr=ARx+lkARx=ARx+lk在寻址前，把一个带符号的16位的长偏移（lk）加到ARx中，然后用新的ARx的值作为数据存储器的地址③1110*+ARx（lk）%addr=circ（ARx+lk）ARx=circ（ARx+lk）在寻址前，把一个带符号的16位的长偏移以循环寻址的方式加到ARx中，然后再用新的ARx的值作为数据存储器的地址③1111*（lk）addr=lk一个无符号的16位的长偏移（lk）用来作为数据存储器的绝对地址。（也属绝对寻址）③单数据存储器操作数间接寻址类型

*1)循环寻址循环缓冲区的长度值存放在循环缓冲区长度寄存器BK中，BK中的数值由指令设定。长度为R的循环缓冲器必须从一个N位地址的边界开始，即循环缓冲器基地址的最低N位必须为0。N是满足2N＞R的最小整数。R的值必须装入BK。例如，含有31个字的循环缓冲器必须从最低5位为0的地址开始，即xxxxxxxxxxx000002，N=5，2N=25＞R=31，且31必须装入BK。如：STM#1k，BK如果R=32，则最小的N值为6，循环缓冲区的起始地址必须有6个最低有效位为0，即××××××××××0000002。*2)位倒序寻址在这种寻址方式中，用AR0存放FFT点数的一半整数N，用另一辅助寄存器指向一数据存放的物理单元。当使用位倒序寻址把AR0加到辅助寄存器中时，地址以位倒序的方式产生，即进位是从左向右，而不是从右向左进位。例如：01101000+00001000

01100100以8位辅助寄存器为例，AR1表示了在存储器中数据的基地址（01100000）2，AR0的值为（00001000）2。利用以下两条语句可以向外设口（口地址为PA）输出整序后的FFT变换结果：RPT#15重复执行下条指令15+1次PORTW*AR1+0B，PA向外设口PA输出整结果*AR1修改循环值存储单元地址整序前FFT变换结果位倒序AR1更新的地址值AR0=000010002整序后PA输出的FFT变换结果00000X（0）000001100000X（0）10001X（8）100001101000X（1）20010X（4）010001100100X（2）30011X（12）110001101100X（3）40100X（2）001001100010X（4）50101X（10）101001101010X（5）60110X（6）011001100110X（6）70111X（14）111001101110X（7）81000X（1）000101100001X（8）91001X（9）100101101001X（9）101010X（5）010101100101X（10）111011X（13）110101101101X（11）121100X（3）001101100011X（12）131101X（11）101101101011X（13）141110X（7）011101100111X（14）151111X（15）111101101111X（15）位倒序对FFT变换结果的序号调整

*5．间接寻址（2）双操作数寻址方式确定包含Xmem地址的辅助寄存器

确定包含Ymem地址的辅助寄存器定义用于访问Ymem操作数的间接寻址方式的类型定义用于访问Xmem操作数的间接寻址方式的类型MPY*AR2,*AR3,A*Xar或Yar辅助寄存器

00AR2

01AR3

10AR4

11AR5

辅助寄存器选择Xmod或Ymod操作码语法功能说明00*ARxaddr=ARxARx是数据存储器地址01*ARx-addr=ARxARx=ARx-1访问后，ARx中的地址减110*ARx+addr=ARxARx=ARx+1访问后，ARx中的地址加111*ARx+0%addr=ARxARx=circ（ARx+AR0）访问后，AR0以循环寻址的方式加到ARx中双数据存储器操作数寻址的类型*0页寻址。不影响当前DP或SP值。用于直接寻址和间接寻址用来修改存储器映象寄存器

6．存储器映象寄存器寻址功能LDMPRD,A举例特点方法高9位数据存储器地址被置0，利用指令中的低７位地址访问MMR。*7．堆栈寻址从高地址向低地址方向生长，SP）来管理堆栈，SP始终指向堆栈中