模拟电路与数字电路第11章 时序逻辑电路地分析与设计

第十一章时序逻辑电路的分析与设计组合逻辑电路某一时刻的输出只取决于此时刻的输入。记忆元件(触发器)是时序逻辑电路的根本元件。时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。时序逻辑电路与组合逻辑电路的区别概述：组合逻辑电路存储电路X1XiY1YjW1WkQ1Ql输入输出结构图其中：W(W1,…Wk)——存储电路输入信号Y(Y1,…Yj)——时序逻辑电路输出信号X(X1,…Xi)——

时序逻辑电路输入信号Q(Q1,…Ql)——存储电路输出信号一、时序电路的结构X、Y、W与Q间的逻辑关系可用下述方程来描述：组合逻辑电路存储电路X1XiY1YjW1WkQ1Ql输入输出Y=f1(X,Qn)——时序逻辑电路的输出方程W=f2(X,Qn)——时序逻辑电路的驱动〔鼓励〕方程Qn+1=f3(W,Qn)——时序逻辑电路的状态〔特征〕方程【例】组合逻辑电路存储电路输出方程：Y=XQn驱动〔鼓励〕方程：D=XQn+XQn=X

Qn状态〔特征〕方程：Qn+1=D=XQn+XQn=X

Qn>1XCPYDQQ&&&1二、时序电路的状态表、状态图输入原态次态输出XQ1nQ0nQ1n+1Q0n+1Y000010100111

01现态输入同步时序电路的状态转换图Q1nQ0nX/YQ1n+1Q0n+1/YQ1nQ0n00010/0111/10001/011/1【例】B/1A/0DD/0C/1CA/0B/1BC/1D/0A10现态输入根据状态表画出状态转换图ACBD0/01/10/11/00/11/00/01/1§11—2时序逻辑电路的分析方法时序电路的分析根据电路图列出电路输出函数，触发器鼓励函数(控制函数、驱动方程)根据电路输入和触发器鼓励函数求状态方程画状态表、状态图，时序图分析电路外特性和功能1、同步电路分析分析下面电路的逻辑功能输出方程：驱动方程：D=XQn状态表01111100000011101110Qn+1ZQn

XDZ=X•Qn状态方程：Qn+1=D=XQn状态转换图X/Z功能：X=0,保持

X=1,计数010/11/10/11/0【例1】

QDCPZX..=1&CP【例2】分析下面电路的逻辑功能D2＝Q1nD1＝Q0nD0＝Q2n000001110111011100假设初始状态:“000〞Q2Q1Q0010101有效循环无效循环

QD

QD

QDCPQ2Q1Q0QQQ....CPCPCP状态表Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001011011111111110110100100000Q2Q1Q0000001011111110100时序图000001011111110100000CPQ0Q1Q2电路功能：不能自启动的同步六进制计数器【例3】分析下面电路的逻辑功能D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n

QDQ

QD

QDCPQ2Q1Q0QQ.....&&CPCPCPCPCP状态图000001101110111010011100Q2Q1Q0整理后的状态图能自启动的同步六进制计数器000001110111101011010100D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n【例4】分析下面电路的逻辑功能Y=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1nD1Q1Q1CPD2Q2Q2CP=1=1ACPY.....&1&&状态表10/000/11101/011/01000/010/00111/101/00010AQ2nQ1n010/0状态图Q2nQ1nA/Y100/0110/0000/11/11/01/01/0逻辑功能：可逆同步四进制计数器Q2n+1Q1n+1/YY=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1n2、异步时序电路的分析【例1】分析下面异步时序电路的逻辑功能。时钟方程:

CP0=CP2=CPCP1=Q0

J0K0Q0Q0J0K0Q0J1K1Q1Q1J2K2Q2Q2..CP驱动方程：J0=Q2nJ1=Q0nJ2=Q1nQ0nK0=1K1=1K2=1状态方程：

Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0n

Q0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）状态转换表Qn2Qn1Qn0Q2n+1

Q1n+1Q0n+1000100010100010110011001100000101010110111010000状态转换图000001010011100101110111

Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0n

Q0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）电路为异步五进制加法计数器§11—3同步时序逻辑电路的设计方法设计步骤：根据设计要求建立状态转换图或原始状态图。进行状态化简。画电路图。进行状态分配。写出驱动方程和输出方程。假设是计数器，检查电路能否自启动。

同步时序电路的设计同步计数器的设计对CP脉冲计数，一个脉冲变化一次状态计数器的种类：同步计数器，异步计数器加法计数器(加1,加2等),减法计数器(减1,减2等),可逆计数器等二进制计数器(模为2n),十进制计数器,任意进制计数器等计数器是应用最多的一类标准器件【例1】设计一个同步六进制计数器。1、状态图S0S1S2S3S4S52、状态分配(状态编码)000001010011100101加法计数器自然态序编码101100011010001000减法计数器111100000110001010注意：状态分配方式不同，所设计的电路结构也不同。Q2Q1Q0状态表：CPQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1100000120010103010011401110051001016101000求驱动方程Q2nQ1nQ0n0001111001选用D触发器11

Q2n+1=Q1nQ0n+Q2nQ0n

11Q2nQ1nQ0n0001111001=D2Q1n+1=Q1nQ0n+Q2nQ1nQ0n=D1

111Q2nQ1nQ0n0001111001Q0n+1=Q0n=D0电路图Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1=D0=Q0n+1=Q0nQ2n+1=Q1nQ0n+Q2nQ0nD2=D2CPQ2Q2RDRDCPD1CPQ1Q1RDD0CPQ0Q0RD.......&1>1.&1>1检查能否自启动Q2nQ1nQ0n000111100111

Q2n+1

11Q2nQ1nQ0n0001111001Q1n+1

111Q2nQ1nQ0n0001111001Q0n+1Q2Q1Q0110111100000001010011100101110111可以自启动选用J—K触发器方法一：由鼓励表求驱动方程Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K00000010010100100110111001001011010000

0

1

0

1

10

01

1

1

1

00

1

10

1

1Q2nQ1nQ0n0001111001J2=Q1nQ0n

1

Q2nQ1nQ0n0001111001K2=Q0n同理J1=Q2nQ0nK1=Q0nJ0=K0=1方法二：直接从次态求驱动方程Q2nQ1nQ0n000111100111

Q2n+1=Q2nQ1nQ0n+Q2nQ0nJ2=Q1nQ0nK2=Q0n

11Q2nQ1nQ0n0001111001Q1n+1=Q1nQ0n+Q2nQ1nQ0nJ1=Q2nQ0nK1=Q0n

111Q2nQ1nQ0n0001111001Q0n+1=Q0nJ0=K1=1检查能否自启动000001010011100101111110其结果与方法一相同2、一般同步时序电路的设计【例1】设计一个二进制序列检测器，要求当输入连续出现三个“1〞或三个以上“1〞时，电路输出为“1〞，否那么输出为“0〞。输入：输出：Z=00000111110001输出：Z

=00000100100001Z是可重叠检测，Z

检测到一个序列后要归0，不可重叠检测。状态图Q1nQ0nX/Z000/0011/0100/01/11/0111/00/00/0可重叠检测不可重叠检测000/0011/0100/01/1111/00/00/01/0【例2】设计一个串行数据检测器。其输入是与时钟同步的串行数据X，其输出是Z。仅当输入出现11100序列时，输出才为1，否那么输出为0。设定状态S0——初态或序列失败后的状态S1——X出现一个“1〞后的状态S2——X连续出现两个“1〞后的状态S3——X连续出现三个“1〞后的状态S4——X出现三个“1110〞后的状态S5——X出现三个“11100〞，序列成功后的状态检测过程中只需记忆6个状态。状态图X/Z0/0S0S11/00/0S21/00/0S31/01/0S40/0S50/11/00/01/0状态化简S0与S5可以合并为一个状态0/0S0S11/00/0S21/00/0S31/01/01/0S40/01/00/1【例1】设计一个二进制序列检查器，要求当输入连续出现三个“1〞或三个以上“1〞时，电路输出为“1〞，否那么输出为“0〞。S0——初态或序列失败后的状态S1——X出现一个“1〞后的状态S2——X连续出现两个“1〞后的状态0/0S0S11/00/0S21/00/01/1状态化简：状态化简目的：减少触发器的数量化简的原理：状态等效,就可以化简状态等效的条件：1、两状态输入相同时，它的次态相等，且输出也相等；ABC0/00/01/11/12、两状态的输出相等,“次态对〞与“原态对〞呈交错状态；ABC0/11/01/00/13、两状态的输出相等，次态循环。C/0A/0DC/0D/1CC/0A/1BB/0A/0A10QnX如前面【例2】0/0S0S11/00/0S21/00/0S31/01/01/0S40/01/00/1状态Q2Q1Q0S0000S1001S2010S3011S4100状态分配自然态序编码0/00000011/00/00101/00/00111/01/01/01000/01/00/1求控制函数(驱动方程)和输出函数Q2nQ1nQ0nXQ2n+1Q1n+1Q0n+1Z00000000000100100010000000110100010000000101011001101000011101101000000110010010选用JK触发器J2K2J1K1J0K00

0

0

0

0

1

0

0

10

1

1010

001

11

100

010

0

10

1

控制函数和输出函数卡诺图0011011000110110Q2nXQ1nQ0n1

J2=Q1nQ0nX0011011000110110Q2nXQ1nQ0n11

K2=1同理：J1=Q0nXK1=XJ0=XK0=Q1nXZ=Q2nX方法二Q2nQ1nQ0nXQ2n+1Q1n+1Q0n+1Z000000000001001000100000001101000100000001010110011010000111011010000001100100100011011000110110Q2nXQ1nQ0n1

11Q1n+1卡诺图Q1n+1=Q1nX+Q1nQ0nXJ1=Q0nXK1=X同理可求出：J2、K2、J0、K0及Z，结果与方法一相同。电路图：J2=Q1nQ0nXK2=1J1=Q0nXK1=XJ0=XK0=Q1nXZ=Q2nXJ0K0Q0Q0J1K1Q1Q1J2K2Q2Q2XCPZRD..........&&&&1111【例3】设计一同步时序电路。用它来监视一条8421码串行传输线。假设线上出现非法码时该电路出现“1〞，否那么出现“0〞(输入顺序为低位先入)。AB0/0C1/0D0/0E1/0F0/0G1/0H0/0I1/0J0/0K1/0L0/0M1/0N0/0P1/00/01/00/01/10/01/10/01/10/01/00/00/00/01/11/11/1

IJKMNPH、L合并为HI、J、K、M、N、P合并为I状态化简AB0/0C1/0D0/0E1/0F0/0G1/0HI0/01/00/01/01/00/00/01/00/01/00/01/1D、F合并为DE、G合并为E状态化简B、C合并为B由15个状态合并为6个状态。AB0/0C1/0HIDE0/01/00/01/00/01/0

/0

/01/10/0HIDEA0/01/0

/0

/0B0/01/0

/01/10/0【例4】试设计自动售货机控制电路。设计要求：每次只能投入一枚五角或一元硬币；投满两元后货物送出；假设有余钱也同时找回。框图：CPX1X0Y1Y0输入、输出：X1X0=01——输入5角X1X0=10——输入1元Y1Y0=00——无任何输出Y1Y0=10——货物售出Y1Y0=11——货物售出、找余钱S0S101/00S201/00S301/0001/1010/0010/1010/0010/1100/0000/0000/0000/00三、异步计数器的设计【例】试用D触发器设计一个异步五进制加法计数器。CPQ0n+1Q1n+1Q2n+112345时序图CP0=CP2=CPCP1=Q0

时钟方程:驱动方程：

01001Q2nQ1nQ0n0001111001

01010Q2nQ1nQ0n0001111001

00100Q2nQ1nQ0n0001111001D0=Q0n+1=Q2nQ0nD2=Q2n+1=Q1nQ0n

Q1n+1=Q1nD1=

电路图D2=Q2n+1=Q1nQ0n

Q1n+1=Q1nD1=D0=Q0n+1=Q2nQ0nCPD0D1D2Q0Q1Q2Q0Q1Q2CP1CP0CP2§11—1MSI构成的时序逻辑电路一、存放器和移位存放器在计算机中用于存储指令、数据、运算结果存放器的数量多少，是计算机结构的重要区别外存、内存、缓存、存放四类中，存放器速度最快，但容量最小存放器的操作：读/写/清零存放器的分类数码存放器根本存放器移位存放器多位D型触发器锁存器存放器阵列单向移位存放器双向移位存放器1、4D触发器构成的存放器D3D2D1D0Q3Q2Q1Q0RDCK0

00001

CK和RD加驱动器的目的是减少对外的负载_QRDD_QRDD_QRDD_QRDDCP_RDD0D1D2D3Q0Q1Q2Q3......1111CPCPCPCP2、具有锁定(Hold)功能的4D存放器功能表：异步置零0

010D功能Qn+1RDECKDD寄存11

Qn锁定CPD0D1D2D3Q0Q1Q2Q3DCPRDRDE.................>1&>1&>1&>1&111111DCPRDDCPRDDCPRD3、移位存放器移位存放器除了具有存放器的功能外，还可使数码在CP信号的控制下在存放器内部左右移动。根据移位情况的不同，分为单向移位存放器和双向移位存放器。移位存放器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。注意1)、由触发器构成的移位存放器DQDQDQDQCPQ0Q1Q2Q3RD..........CPQ0Q1Q2Q300000111000121100030110141011串行输入串行输出并行输出四位串行输入、串/并行输出右移移位存放器时序图CPSRQ0Q1Q2Q3DQDQDQDQCPQ0Q1Q2Q3RD..........1101四位串行输入、串/并行输出左移存放器JQJQJQJQCPQ3Q2Q1Q0RD..........KKKK.SL串行输入串行输出并行输出1四位串行输入、串/并行输出双向移位存放器D0=SR+Q1

D1=Q0+Q2

D2=Q1+Q3

D3=Q2+SL

S0S0S0S0S0S0S0S0DAQ0DBQ1DCQ2DDQ3SCPSRSLRD....................>1&1>1&1>1&1>1&112)、集成化的移位存放器四位双向移位存放器741940123D0D1D2D3功能表RDDR

D0

D1

D2D3DL

地

+VCC

Q0Q1Q2Q3CP

SASB1234567874

19416151413121110912345678置“0”保持右移左移并行输入0

0010110111功能RDSASBCK74

194应用举例环形计数器Q0Q1Q2Q31000010000100001110001100011100111011110011110110101101000001111STARTCPQ0Q1Q2Q3DRDLSBSAD0D1D2D310001174

194环扭形计数器00110001011111111000000011001110001010010101101110100100110101104位格雷码计数器CPQ0Q1Q2Q3DRDLSBSAD0D1D2D3100010清零74

19414位格雷码计数器相当于8除法器CPT

TQ0Q1Q2Q36除法器产生序列000111,00011110除法器SBDRSA

CPRDQ0Q1Q2Q3.输出74

194右移1右移DR

Q0Q1Q2Q3DR

Q0Q1Q2Q3SBSA..SASB右移右移74

19474

19415除法器000100110111011001Q2Q1Q0清零SBDRSA

CPRDQ0Q1Q2

右移..1【例】分析下面时序电路的逻辑功能七位并行串行数码变换器输出“1”启动CPQ0Q1Q2Q3DRSBSAD0D1D2D374

194(1)D0D1D2CPQ0Q1Q2Q3DRSBSAD0D1D2D374

194(2)D3D4D5D6“1”“1”“0”CP...&&【例】分析下面时序电路的逻辑功能Q7D7Q0D0CPRAQ7D7Q0D0CPRBSFAC1C0abDCPQ..CP.逻辑功能：八位串行加法器(累加器)二、计数器计数器对CP脉冲计数，一个脉冲变化一次状态计数器的种类：同步计数器，异步计数器加法计数器(加1,加2等),减法计数器(减1,减2等),可逆计数器等二进制计数器(模为2n),十进制计数器,任意进制计数器等计数器波形图Q0Q1Q2Q3从波形上分析，假设CP脉冲的频率为f0，那么Q3Q2Q1Q0的输出分别为f0的1/2,1/4,1/8和1/16,这就是计数器的分频功能，也叫“分频器〞。Q0是二分频，Q1是四分频等。用主—从J—K触发器构成的同步二进制集成化计数器74

161触发器保持，CO=0异步置“0”保持并行输入数据计数功能74

161功能表CTPCTTLDCRCP

用主—从J—K触发器构成的同步二进制集成化计数器74

161D0D1D2D30123CO集成芯片管脚图进位端预置端使能端使能端当Q3Q2Q1Q0=1111时，CO=1

12345678CR

CP

D0D1D2D3CTP

地

+VCC

CO

Q0Q1Q2Q3CTT

LD

74

16116151413121110912345678用主—从J—K触发器构成的同步十进制集成化计数器74

160触发器保持，CO=0异步置“0”保持并行输入数据计数功能74

160功能表CTPCTTLDCRCP

用主—从J—K触发器构成的同步十进制集成化计数器74

160D0D1D2D30123CO3、集成计数器的扩展自扩展同步扩展方法一N=16

16

16

16=65536Q0Q1Q2Q3COTPLCPⅡ

Q4Q5Q6Q7Q0Q1Q2Q3COTPLCPⅢ

Q8Q9Q10Q11Q0Q1Q2Q3COTPLCPⅣ

Q12Q13Q14Q15Q0Q1Q2Q3COTPLCPⅠ

Q0Q1Q2Q3“1”..“1”.“1”.“1”.CP...74

16174

160N=10

10

10

10=10000方法二Q0Q1Q2Q3COPTLCPⅡ

Q4Q5Q6Q7Q0Q1Q2Q3COPTLCPⅢ

Q8Q9Q10Q11Q0Q1Q2Q3COPTLCPⅣ

Q12Q13Q14Q15Q0Q1Q2Q3COTPLCPⅠ

Q0Q1Q2Q3“1”..“1”.“1”.“1”CP....异步扩展(74

161、74

160)Q0Q1Q2Q3COTPLCPⅠ

“1”..RDQ0Q1Q2Q3COTPLCPⅡ

“1”..RD.清零CP112〕置“0〞方式—清“0〞只与复位有关，与时钟无关—清“0〞不仅与复位有关，与时钟也有关【例】用主从J—K同步二进制计数器(74

161)构成七进制计数器。“1”..Q0Q1Q2Q3TPLRD74

161...异步清零有毛刺(尖峰信号)即：存在0111过渡状态。方法一：用复位端反响置“0〞&方法二：用并行输入端反响置“0〞“1”.Q0Q1Q2Q3TPLRDD0D1D2D3CP...方法三：用进位输出RC端置最小数“1”.Q0Q1Q2Q3TPLRDD0D1D2D3CPCO“1”..用74

160设计七进制计数器方法与上面方法相同。..&1【例】用74

161构成100进制计数器同步设计“1”.Q0Q1Q2Q3TPLD0D1D2D3CP...CO..100=616+4....Q0Q1Q2Q3TPLD0D1D2D3CP...方法一：.&方法二：综合因子法100=1010“1”.Q0Q1Q2Q3TPLD0D1D2D3CP....Q0Q1Q2Q3TPLD0D1D2D3CP....用74

161异步设计方法与此近似。..1..&&..74290二—五分频十进制异步计数器R9(1)R9(2)R0(1)R0(2)CP1CP2R0AR0BS9AS9B74290功能表异步清零，不需要时钟。没有保持功能，不能同步扩展。4123567891011121314GNDVcc74

2909ANC9BNC0A0B21Q3Q0Q1Q2CPCPRRSSR0BS9AS9BQ0n+1Q1n+1Q2n+1Q3n+1000000001001R0A74290的应用1、当输出Q0与输入CP2相连，计数脉冲从CP1输入时，电路作8421计数。CP1CP2Q0Q1Q2Q374290R0AS9ACP.CPQ3Q2Q1Q0000001000120010910011000008421码.74290的应用2、当输出Q3与输入CP1相连，计数脉冲从CP2输