数字电子技术智慧树知到课后章节答案2023年下山东理工大学

数字电子技术智慧树知到课后章节答案2023年下山东理工大学山东理工大学

第一章测试

已知某电路的真值表如表所示，该电路的F的卡诺图是（）

A:

B:

C:

D:

答案:

F=A+BD+CDE+D=（）

A:

B:

C:

D:

答案:

已知某电路的真值表如表所示，该电路的逻辑表达式F是（）

A:1+A

B:AB

C:A+B

D:

答案:AB

已知A、B、Y的波形如图所示，实现Y=AB的波形为（）

A:

B:

C:

D:

答案:

已知函数F的卡诺图，写F的最简的与或表达式为（）

A:

B:

C:

D:

答案:

逻辑图的表达式

（）

A:对B:错

答案:对

用卡诺图化简下列逻辑函数

，约束条件，卡诺图为

最简与或式为

（）

A:对B:错

答案:对

用卡诺图化简下列逻辑函数

，卡诺图为

最简与或式为A（）

A:对B:错

答案:对

十进制数35的8421BCD码是（）

A:01010111

B:00110101

C:01011111

D:00111001

答案:00110101

8421BCD码是1001，对应的十进制数是（）

A:9

B:4

C:7

D:6

答案:9

第二章测试

以下电路中可以实现“线与”功能的有（）

A:与非门

B:或门

C:集电极开路门

D:三态输出门

答案:集电极开路门

电路如图所示，该电路是（）

A:非门

B:或门

C:OC门

D:与门

答案:与门

电路如图所示，当ui=0时，非门所带的是（）负载

A:拉电流

B:感性

C:电阻性

D:灌电流

答案:拉电流

电路如图所示，当，F=（）

A:高阻

B:

C:1

D:0

答案:

电路如图所示，二极管为理想二极管，当ui=0.3V时，uo=（）V

A:0

B:5

C:3

D:2

答案:3

TTL与非门的多余输入端可以接固定高电平。（）

A:对B:错

答案:对

普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）

A:对B:错

答案:对

电路如图所示，F的表达式为AB+CD。（）

A:错B:对

答案:错

电路如图所示，此电路是或非门。（）

A:对B:错

答案:对

电路如图所示为TTL门电路，当电阻R=10KΩ，F=AB+C。（）

A:错B:对

答案:错

第三章测试

电路如图所示，F的表达式为（）。

A:

B:

C:

D:

答案:

若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。

A:50

B:5

C:10

D:6

答案:6

一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。

A:16

B:1

C:2

D:4

答案:4

电路如图所示，F的表达式为（）。

A:

B:

C:

D:

答案:

电路如图所示，Z的表达式为（）。

A:

B:

C:

D:

答案:

电路如图所示，F的表达式为（）。

A:

B:

C:

D:

答案:

电路如图所示，F的表达式为（）。

A:

B:

C:

D:

答案:

用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应（）。

A:

B:

C:

D:

答案:

译码器∕驱动器7448直接驱动共阴极数码管，若A3A2A1A00001，YaYbYcYdYeYfYg=0101000（）。

A:对B:错

答案:错

共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）。

A:错B:对

答案:对

第四章测试

在下列触发器中，有约束条件的是（）。

A:边沿D触发器

B:主从JK触发器

C:主从D触发器

D:同步RS触发器

答案:同步RS触发器

下面由JK触发器组成T’触发器的是图（）。

A:

B:

C:

D:

答案:

对于JK触发器，若原态Qn=0，欲使次态Qn+1=1，应使输入jk=（）。

A:.0×

B:.1×

C:×1

D:×0

答案:.1×

欲使D触发器按Qn+1=n工作，应使输入D==（）。

A:1

B:

C:Q

D:0

答案:

对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。

A:RS

B:Tˊ

C:T

D:D

答案:T

为实现将JK触发器转换为D触发器，应使（）

A:J=K=0

B:J=1,K=1

C:J=K=D

D:

答案:

电路为基本RS触发器，X端为直接复位端。（）

A:错B:对

答案:错

对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）

A:对B:错

答案:错

电路如图所示，设触发器为边沿JK触发器,触发器初态为0。画出在输入信号A、B作用下，输出Q的波形如图所示。（）

A:错B:对

答案:对

欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（）

A:

B:J=Q,K=1

C:J=K=0

D:J=1,K=1

答案:J=K=0

第五章测试

在某计数器的输出端观察到如下图所示的波形，

试确定该计数器的模。（）

A:4

B:5

C:6

D:7

答案:6

电路如图所示，

两个74LS160构成计数器，其计数长度为（）

A:256

B:128

C:60

D:100

答案:100

同步时序电路和异步时序电路比较，其差异在于后者（）

A:没有触发器

B:没有统一的时钟脉冲控制

C:输出只与内部状态有关

D:没有稳定状态

答案:没有统一的时钟脉冲控制

电路如图所示，，所有的触发器J接高电平，K接高电平，其计数长度为（）

A:16

B:8

C:6

D:7

答案:8

欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。

A:2

B:3

C:8

D:4

答案:3

8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。

A:1

B:4

C:8

D:2

答案:8

电路如图所示，由74LS161构成计数器，其计数长度为（）

A:6

B:10

C:5

D:4

答案:5

电路如图所示，

两个74LS161和与非门构成计数器，其计数长度为（）

A:21

B:35

C:22

D:64

答案:35

电路如图所示，

其计数长度为为8。（）

A:对B:错

答案:对

同步时序电路具有统一的时钟CP控制。（）

A:对B:错

答案:对

第六章测试

一个容量为1K×8的存储器有（）个存储单元

A:8000

B:8

C:10K

D:8192

答案:8192

要构成容量为4K×8的RAM，需要（）片容量为256×4的RAM。

A:4

B:8

C:32

D:2

答案:32

寻址容量为16K×8的RAM需要（）根地址线。

A:8

B:16K

C:14

D:4

E:16

答案:14

若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（）条。

A:32

B:16

C:256

D:8

答案:32

某存储器如图所示，

该存储器的容量为（）。

A:6K×8

B:5K×8

C:4K×5

D:4K×8

答案:4K×8

采用对称双地址结构寻址的1024×1的存储矩阵有（）

A:32行32列

B:5行5列

C:10行10列

D:1024行1024列

答案:32行32列

欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为（）

A:8

B:1

C:3

D:2

答案:8

RAM的结构如图所示，

如输入地址代码A7A6A5A4A3A2A1A0=11110000，则行选线X0＝1、列选线Y15＝1，选中第X0行第Y15列的那个存储单元。（）

A:错B:对

答案:对

PROM的或阵列（存储矩阵）是可编程阵列。（）

A:错B:对

答案:对

电路如图所示D1和D0的逻辑表达式为（）

A:对B:错

答案:对

第七章测试

如图，555定时器组成的是（）电路

A:单稳态触发器

B:多谐振荡器

C:施密特触发器

D:D触发器

答案:施密特触发器

多谐振荡器可产生（）

A:锯齿波

B:三角波

C:矩形脉冲

D:正弦波

答案:矩形脉冲

石英晶体多谐振荡器的突出优点是（）

A:输出波形边沿陡峭

B:电路简单

C:速度高

D:振荡频率稳定

答案:振荡频率稳定

如图，555定时器组成的是（）电路

A:JK触发器

B:施密特触发器

C:多谐振荡器

D:单稳态触发器

答案:多谐振荡器

用555定时器组成施密特触发器，当输入控制端CO（5脚）外接10V电压时，回差电压为（）

A:5V

B:10V

C:6.66V

D:3.33V

答案:5V

施密特触发器可用于将三角波变换成正弦波。（）

A:错B:对

答案:错

多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）

A:对B:错

答案:对

石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）

A:对B:错

答案:错

电路如图所示已知输入电压ui的波形，画出输出电压uo的波形如图所示（）

A:对B:错

答案:对

555定时器组成的电路如图所示，已知R1=10KΩ，R2=66KΩ，C=10uF。求出uo的周期约为5s（）

A:错B:对

答案:错

第八章测试

一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（）

A:.4KΩ

B:20KΩ

C:5KΩ

D:10KΩ

答案:5KΩ

4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种

A:1

B:8

C:2

D:4

答案:2

为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率的关系是（）

A:

B:

C:

D:

答案:

将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）

A:编码

B:采样

C:量化

D:保持

答案:采样

用二进制码表示指定离散电平的过程称为（）

A:保持

B:量化

C:编码

D:采样

答案:编码

以下3种转换器，（）是A/D转换器且转换速度最高