数字电子技术智慧树知到课后章节答案2023年下哈尔滨工程大学

数字电子技术智慧树知到课后章节答案2023年下哈尔滨工程大学哈尔滨工程大学

绪论单元测试

数字电子技术应用范围（）

A:航空航天

B:通信技术

C:雷达技术

D:电视技术

E:计算机、自动控制

答案:航空航天

;通信技术

;雷达技术

;电视技术

;计算机、自动控制

第一章测试

和二进制数（1100110111.001）2等值的十六进制数是（）。

A:（1467.1）16

B:（C37.4）16

C:（337.2）16

D:（637.1）16

答案:（337.2）16

和（23.25）10等值的数是（）。

A:（17.8）16

B:（10111.00100101）2

C:（10111.010）2

D:（27.010101）8

答案:（10111.010）2

和（8191.875）10等值的数是（）。

A:（1011111111111.0111）2

B:（1111111111111.111）2

C:（1111111111110.111）2

D:（1000000110010001.111）2

答案:（1111111111111.111）2

和八进制数（166）8等值的数有（）。

A:142D

B:118D

C:230D

D:76H

E:E6H

答案:118D

;76H

和（01001001）余3码编码相同的是（）。

A:（00010110）8421

B:（01101101）余3循环码

C:（01001011）2421

D:（00011001）5211

E:（00011001）5421

答案:（00010110）8421

;（01101101）余3循环码

;（00011001）5211

（-25）10可以表示为（）。

A:（1111001）原码

B:（1001110）补码

C:（111001）原码

D:（1010101）原码

E:（100111）补码

答案:（1111001）原码

;（1010101）原码

;（100111）补码

在二进制运算中，减去某个数可以用加上它的补码来代替（）。

A:错B:对

答案:错

与普通二进制代码相比，格雷码在代码转换过程中不会产生过度“噪声”（）。

A:错B:对

答案:对

二进制的加、减、乘、除运算全部可以用“移位”和“相加”两种操作实现（）。

A:错B:对

答案:对

下列数中最大的是（

）。

A:

（100101110）2B:

（12F）16C:（301）10D:（10010111）8421BCD

答案:

（12F）16

第二章测试

一个四输入或非门，使其输出为1的输入变量取值组合有（）种。

A:1

B:15

C:8

D:7

答案:1

与逻辑式ABC+A’相等的式子是（）。

A:ABC

B:A

C:BC+A’

D:1+BC

答案:A

下列类型的逻辑门中，可以用（）实现与、或、非三种基本运算。

A:或非门

B:与门

C:异或门

D:与非门

E:或门

答案:或非门

;与非门

下列逻辑代数式中值为0的是（）。

A:A⊕A

B:A⊕0

C:A⊕1⊕0⊕1⊕A

D:A⊕1

E:A⊕1⊕A’

答案:A⊕A

;A⊕1⊕0⊕1⊕A

;A⊕1⊕A’

已知判断成立的依据是（）。

A:结合律

B:摩根律

C:对偶定理

D:代入定理

答案:对偶定理

的对偶式为（）。

A:

B:

C:

D:

答案:

逻辑函数F=AB+BC’的对偶式FD=。（）

A:错B:对

答案:错

一个逻辑函数全部最小项之和恒等于1。（）

A:错B:对

答案:对

逻辑函数的最简与非-与非式为。（）

A:对B:错

答案:对

F=A´+B+CD´的反函数为（

）。

A:

AB´+C´DB:

AB´C´DC:

A+B´+C´DD:AB´(C´+D)

答案:AB´(C´+D)

第三章测试

组合逻辑电路中的冒险是由于（）引起的。

A:电路有多个输出

B:逻辑门类型不同

C:电路未达到最简

D:电路中的时延

答案:电路中的时延

比较两位二进制数和，当时输出，则F表达式是（）。

A:

B:

C:

D:

答案:

3线-8线译码器74HC138处于译码状态时，当输入A2A1A0为101时，输出为（）。

A:11011111

B:00000101

C:00100000

D:11111011

答案:11011111

数据分配器和（）有着相同的基本电路结构形式。

A:译码器

B:数据选择器

C:编码器

D:加法器

答案:译码器

集成4位数值比较器74HC85级联输入IAB为分别接001时，当输入两个相等的4位数据时，输出分别为（）。

A:000

B:110

C:111

D:001

答案:001

多位加法器采用超前进位的目的是（）。

A:提高运算精确度

B:降低电路复杂度

C:提高运算速度

D:其他选项都对

答案:提高运算速度

若两个最小项只有一个因子不同，则称这两个最小项具有（）。

A:对偶性

B:相关性

C:相邻性

D:互补性

答案:相邻性

组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。（）

A:对B:错

答案:对

能完成两个一位二进制数相加的器件称为全加器。（）

A:对B:错

答案:错

门电路两个输入信号同时向相反的逻辑电平跳变的一定会产生尖峰脉冲。（）

A:对B:错

答案:错

第四章测试

由门电路组成的SR触发器，输入S、R的约束条件是（）。

A:S+R=1

B:SR=0

C:SR=1

D:S+R=0

答案:SR=0

当JK触发器两输入端接入相反的信号时，相当于是（）。

A:SR触发器

B:施密特触发器

C:D触发器

D:T触发器

答案:D触发器

当JK触发器两输入端接入相同的信号时，相当于是（）。

A:施密特触发器

B:T触发器

C:D触发器

D:SR触发器

答案:T触发器

电平触发的触发器又称为（）。

A:同步触发器

B:主从触发器

C:脉冲触发的触发器

D:锁存器

答案:同步触发器

触发器异步输入端的作用是（）。

A:清0或置1

B:接受时钟脉冲

C:清0

D:置1

答案:清0或置1

以下哪种触发器不具备翻转功能（）。

A:T触发器

B:T’触发器

C:JK触发器

D:SR触发器

答案:SR触发器

假设JK触发器的现态Qn=0，要求Qn+1=1，则应使（）。

A:J=X,K=1

B:J=1,K=1

C:J=1,K=X

D:J=1,K=0

答案:J=1,K=X

有一T触发器，当T=1时，在加上时钟脉冲，则触发器（）。

A:清0

B:置1

C:保持

D:翻转

答案:翻转

电平触发的SR触发器与脉冲触发的SR触发器逻辑功能完全相同。（）

A:错B:对

答案:对

除了SR锁存器，其它所有的触发器均受时钟边沿的控制。（）

A:错B:对

答案:错

如果要将一个最大幅度为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位发生变化，那么应选用（）位的A/D转换器。

A:10

B:8

C:20

D:9

答案:9

下列关于双积分型A/D转换器的说法错误的是（）。

A:电路结构简单

B:抗干扰能力强

C:转换速度快

D:性能可靠稳定

答案:转换速度快

和权电阻网络D/A转换器相比，倒T型D/A转换器的优点是（）。

A:电路结构简单

B:不会产生非线性误差

C:电阻精度难以得到保证

D:电流建立时间短

答案:电流建立时间短

影响权电阻网络D/A转换器转换精度的是（）。

A:电阻精度难以得到保证

B:模拟开关导通内阻

C:运放温度漂移

D:电路结构复杂

E:电源稳定性差

答案:电阻精度难以得到保证

;模拟开关导通内阻

;运放温度漂移

;电源稳定性差

第五章测试

一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）。

A:01011

B:01100

C:01010

D:00111

答案:01011

为了把串行输入的数据转换为并行输出的数据，可以使用（）。

A:循环码计数器

B:累加器

C:超前进位加法器

D:移位寄存器

答案:移位寄存器

用N个触发器构成的环形计数器，无效状态有（）个。

A:2N-N

B:N

C:2N-2N

D:2N

答案:2N-N

以下哪种触发器不具备构成移位寄存器的功能（）。

A:T触发器

B:SR触发器

C:T’触发器

D:D触发器

E:JK触发器

答案:T触发器

;T’触发器

4位移位寄存器，现态Q0Q1Q2Q3为1100，经过左移1位后其次态为（）。

A:0110

B:1000

C:1001

D:0101

E:1101

答案:1000

;1001

一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过（）可转换为4位并行数据输出。

A:8μm

B:8ms

C:4μm

D:4ms

答案:4ms

表示时序逻辑电路信号之间的逻辑关系方程组，不包含下列哪项（）。

A:状态方程

B:输出方程

C:驱动方程

D:特性方程

答案:输出方程

电路如图所示，同步计数器74161接成了（）进制的计数器。

A:12

B:8

C:13

D:10

答案:10

电路如图所示，当M=0时构成（A）进制的计数器，当M=1时构成（）进制计数器。

A:8

B:5

C:6

D:7

答案:7

异步计数器74290接成的电路如图所示，若输入时钟信号CLK的频率是50MHz，则输出Z的频率为（）。

A:500kHz

B:2.5MHz

C:100kHz

D:1MHz

答案:1MHz

第六章测试

寻址容量为16K×8bit的RAM需要（）根地址线。

A:216

B:8

C:14

D:16

答案:14

一个ROM共有10根地址线，8根数据输出线，则其存储容量为（）。

A:10×8bit

B:10×82bit

C:102×8bit

D:210×8bit

答案:210×8bit

一个ROM共有8根地址线，8根数据输出线，则其存储容量为（）。

A:28×28bit

B:256×8bit

C:64bit

D:8×82bit

答案:256×8bit

哪种器件中存储的信息在掉电以后丢失（）。

A:PAL

B:UVEPROM

C:E2PROM

D:SRA

答案:SRA

有一存储系统容量为32K×8bit。设存储器的起始地址为全0，则最高地址的十六进制地址码为（）。

A:3FFFF

B:其他选项都不对

C:FF

D:7FFF

答案:3FFFF

用4×4位RAM扩展成8X8位RAM时，需要（）片4×4位RAM。

A:8

B:4

C:16

D:2

答案:4

关于半导体存储器的描述，下列哪种说法是错误的（）。

A:RAM读写方便，但一旦掉电，所存储的内容就会全部丢失

B:RAM可分为静态RAM和动态RAM

C:动态RAM不必定时刷新

D:ROM掉电以后数据不会丢失

答案:动态RAM不必定时刷新

用2片容量为16K×8的RAM构成容量为32K×8的RAM是字扩展。（）

A:对B:错

答案:对

与SRAM相比，闪烁存储器的主要优点是容量大，掉电后数据不会丢失。（）

A:错B:对

答案:对

用ROM实现两个4位二进制数相乘，该ROM需要有8根地址线和9根数据线。（）

A:错B:对

答案:错

第七章测试

单稳态触发器的主要用途是（）。

A:延时、定时、整形

B:延时、定时、存储

C:整形、鉴幅、定时

D:整形、延时、鉴幅

答案:延时、定时、整形

为了将正弦信号转换成与之频率相同的脉冲信号，可采用（）。

A:单稳态触发器

B:多谐振荡器

C:施密特触发器

D:移位寄存器

答案:施密特触发器

将三角波变换为矩形波，需选用（）。

A:施密特触发电路

B:双稳态触发器

C:多谐振荡器

D:单稳态电路

答案:施密特触发电路

由555定时器构成的单稳态触发器，其输出脉冲宽度取决于（）。

A:电源电压

B:触发信号的宽度

C:触发信号幅度

D:外接RC的数值

答案:外接RC的数值

已知某电路的输入输出波形如图所示，则该电路可能为（）。

A:双稳态触发器

B:施密特触发电路

C:单稳态电路

D:多谐振荡器

答案:单稳态电路

滞后性是（）的基本特性。

A:多谐振荡器

B:施密特触发电路

C:单稳态电路

D:T触发器

答案:施密特触发电路

上面的图用555定时器组成的脉冲电路是下面的哪一个（）。

A:多谐振荡器

B:施密特触发电路

C:压控振荡器

D:单稳态电路

答案:多谐振荡器

如图用555定时器组成的脉冲电路是（）。

A:施密特触发电路

B:单稳态电路

C:多谐振荡器

D:压控振荡器

答案:单稳态电路

施密特触发电路有两个能自行保持的稳定状态。（）

A:对B:错

答案:错

稳定多谐振荡电路振荡频率的最有效的方法是提高电源的稳定度。（）

A:错B:对

答案:错

第八章测试

一个8位D/A转换器，其参考电压为5V，则1LSB大约等于（）。

A:40mV

B:200mV

C:100mV

D:20mV

答案:20mV

某数据采集系统要求模数转换精度为千分之二，需要选择（）位的A/D转换器。

A:20

B:10

C:9

D:8

答案:9

8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为（）。

A:1.28V

B:2.56V

C:0.039V

D:5.11V

答案:2.56V

各种A/D转换器电路类型中转换速度最快的是（）。

A:V-F变换型

B:双积分型

C:并联比较型

D:逐次渐进型

答案:并联比较型

A/D转换器两个最重要的指标是分辨率和转换误差。（）

A:对B:错

答案:错

A/D转换的过程可分为采样、保持、量化、编码4个步骤制。（）

A:错B:对

答案:对

第九章测试

在VerilogHDL语言中，下列标识符不合法的是（）。

A:Not_Ack_0

B:Signall

C:9moon

D:State0

答案:9moon

在VerilogHDL语言中，下列的表达式或数字是格式正确的是（）。

A:~4’b1100=1’b1

B:4’b1011&&4’b0100=4’b1111

C:&4’b1101=1’b0

D:11%4=1

答案:&4’b1101=1’b0

在VerilogHDL语言中，下列的表达式或数字是格式错误的是（）。

A:10＝32’d10＝32’b1010

B