(1.4.1)-3.1VHDL语言概述EDA技术

第3章EDA技术设计与应用精讲3.1VHDL语言概述内容提要常用硬件描述语言简介；VHDL的优点；VHDL程序设计学习指南；VHDL程序设计约定。一、常用硬件描述语言简介硬件描述语言VHDLVerilogABEL--起源于美国国防部的VHSIC--起源于集成电路的设计--来源于可编程逻辑器件的设计1．逻辑描述层次硬件描述语言行为级RTL级门电路级VHDL--是一种高级描述语言，最适于描述电路的行为Verilog和ABEL--是一种较低级的描述语言,最适于描述门级电路2．设计要求用VHDL进行电子系统设计时可以不了解电路的结构细节，设计者所做的工作较少；用Verilog语言和ABEL语言进行电子系统设计时需了解电路的结构细节，设计者需做大量的工作。3．综合过程源程序门电路级VHDL源程序综合:行为级RTL级门电路级Verilog和ABEL源程序综合：RTL级门电路级4．对综合器的要求VHDL描述语言层次较高，不易控制底层电路，因而对综合器的性能要求较高；Verilog语言和ABEL语言对综合器的性能要求较低。5．支持的EDA工具支持VHDL和Verilog的EDA工具很多，但支持ABEL的综合器仅仅DATAIO一家。6．国际化程度VHDL和Verilog已成为IEEE标准；ABEL正朝国际化标准努力。VHDLVerilogHDLABEL逻辑描述层次适用于行为级和RTL级的描述，最适于描述电路的行为适用于RTL级和门电路级的描述，最适于描述门级电路适用于RTL级和门电路级的描述，最适于描述门级电路设计要求可以不了解电路的结构细节需了解电路的结构细节需了解电路的结构细节综合过程通常要经过行为级→RTL级→门电路级的转化通常需经过RTL级→门电路级的转化通常需经过RTL级→门电路级的转化综合器要求对综合器的性能要求较高对综合器的性能要求较低对综合器的性能要求较低支持的EDA工具支持的EDA工具很多支持的EDA工具很多支持的仅有DATAIO国际化程度已成为IEEE标准已成为IEEE标准正朝国际标准努力表1常用硬件描述语言比较二、VHDL的优点VHDL（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage）产生于1982年。1987年底， VHDL被IEEE ( TheInstituteofElectricalandElectronicsEngineers)和美国国防部确认为标准硬件描述语言。图2美国国防部标志图1IEEE标志1993年，IEEE对VHDL进行了修订，公布了新版本的VHDL，即IEEE标准的1076–1993版本。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。在新的世纪中，VHDL与Verilog语言将承担起几乎全部的数字系统设计任务。VHDL进行工程设计的优点：1．VHDL具有更强的行为描述能力，提供了从逻辑行为上描述和设计大规模电子系统的重要保证。2．VHDL具有丰富的仿真语句和库函数，随时可对系统进行仿真模拟，使设计者对整个工程的结构和功能可行性做出判断。3．VHDL语句的行为描述能力和程序结构，决定了它具有支持大规模设计的分解和已有设计的再利用功能。4．用VHDL完成一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并可根据不同的实现芯片，自动把VHDL描述设计转变成门级网表。5．VHDL对设计的描述具有相对独立性。设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么，而进行独立的设计。6．VHDL具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。三、VHDL程序设计学习指南1.VHDL是一种强类型语言，要求设计实体中的各种参量都必须具有确定的数据类型，并且只有数据类型相同的量才能互相传递和作用。VHDL作为强类型语言的好处是能使VHDL编译或综合工具确定而无歧义的结果去综合，保证设计硬件的唯一性。硬件的设计，为什么要保证唯一性呢？硬件的特性就是固定不变的，因此作为硬件设计语言，它对硬件的设计描述应该也是唯一的。如果我们的硬件设计描述经过逻辑综合适配后变成的硬件不是唯一，那我们设计的硬件就可能不可控。2.VHDL作为一种硬件描述语言，语句从物理特性上可分为两种：一种语句只能用于硬件设计仿真，因此这些语句不能进行逻辑综合，也就是不能变成有关硬件；另一种语句是真正用于实现硬件的语句，它进行逻辑综合后会变成对应的硬件电路。3.根据语句执行顺序，VHDL可分为顺序语句和并行语句两种：从本质上来讲，所有语句都是并行运行的，这是因为硬件的运行特征就是并行运行，而在实际应用中有时又要求顺序进行，因此如果我们对硬件运行附加控制条件，那么硬件的运行就可以是顺序的。为什么硬件的运行特征是并行运行的呢？图3计算机主板要使计算机正常工作，里面的各种元器件都应该同时工作，或者讲需要并行工作。即使里面一个元件损坏了或是一根连线松动了，那么整个计算机就不能正常工作了。既然所有硬件本质上是并行运行的，那为什么又需要顺序语句呢？这是因为我们对现实事物的处理有时需要有先有后。并行的硬件怎样实现顺序行为呢？组合逻辑电路和时序逻辑电路的区别：组合逻辑电路：只要电路的各种输入准备好了，那么电路就会进行有关的运算处理，经过一定时间后得到一个稳定的结果，这是一种并行行为。时序逻辑电路：将组合逻辑电路附加控制条件，并行的组合逻辑电路就变成了有先后顺序的时序逻辑电路。组合逻辑电路⁞⁞输出输入时序逻辑电路⁞⁞输出输入…控制条件4.VHDL程序，经过逻辑综合后，它会变成相应的硬件电路或硬件模块学习VHDL程序，每一个程序或一段程序，我们都要想像成一个硬件电路或一个硬件电路模块。

图4CNT9999电路原理图5.学习VHDL程序设计，可借助逻辑综合后的RTL图，来进行程序总体结构的理解和程序功能的理解。图5RTL硬件电路图图5(a)CNT9999的RTL硬件电路图图5(b)CNT10的RTL硬件电路图四、VHDL程序设计约定(1)语句结构描述中方括号“[ ]”内的内容为可选内容。(2)对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。(3)程序中的注释使用双横线“--”，VHDL程序中双横线“-