第四章 双稳态触发器课件

第四章双稳态触发器概述1SR锁存器2电平触发的触发器3脉冲触发的触发器4边沿触发的触发器5触发器的逻辑功能及其描述方法6思考题1触发器的特点是什么2三种触发器的特点与区别3触发器如何提高抗干扰能力4.1概述能够存储1位二值信号的基本单元电路。b.根据不同的输入信号可以置1或0。2.触发器的特点：1.触发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1;4.1概述3.分类：按照结构不同，触发器可分为：

(1)同步触发器，为电平触发方式。

(2)主从触发器，为脉冲触发方式。

(3)边沿触发器，为边沿触发方式。根据逻辑功能的不同，触发器可分为：

(1)SR触发器(2)JK触发器

(3)D触发器(4)T触发器（T’触发器）

4.2SR锁存器

SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号4.2.1与非门构成的基本RS触发器电路逻辑符号表示低电平触发表示输出Q的取反工作原理0111001初态（或称为旧态，原态）次态（或称为新态）置位端触发器置1态或置位4.2SR锁存器101100复位端置0态或复位110011111100保持原态或存储状态4.2SR锁存器0011禁态1111？？不定态4.2SR锁存器逻辑功能表简化功能表状态转换图4.2SR锁存器逻辑功能表禁态禁态禁态不定态4.2SR锁存器由与非门构成的集成四基本RS触发器芯片74HC279简介管脚图功能表4.2SR锁存器4.1.2或非门构成的基本RS触发器电路逻辑符号高电平有效4.2SR锁存器SR锁存器的特点总结：（1）有两个互补的输出端，有两个稳定的状态。（2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。（3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。（4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。在任何时刻，输入都能直接改变输出的状态。4.2SR锁存器4.3电平触发的触发器在数字系统中，常常要求有一个同步信号来控制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为同步触发器。4.3电平触发的触发器一、电路结构与工作原理图5.3.1所示为电平触发SR触发器（同步SR触发器）的基本电路结构及图形符号。图5.3.1基本SR锁存器输入控制门只有在CLK＝1时，SR才能起作用二、工作原理1.CLK＝0此时门G3和G4被封锁，输出为高电平。对于由G1和G2构成的SR锁存器，触发器保持原态，即Q*=Q0112.CLK＝1此时门G3和G4开启，触发器输出由S和R决定。a.S=0,R=010011Q*=Q4.3电平触发的触发器b.S=0,R=10111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=

1(禁态）4.3电平触发的触发器其功能如表5.3.1所示00XX011XX01100110011011*1111*011011100111101100100014.3电平触发的触发器功能表4.3电平触发的触发器状态转换图4.3电平触发的触发器时序图4.3电平触发的触发器特性方程时钟触发器除了用功能表、状态转化图和时序图描述逻辑功能外，还可以利用特性方程。触发器的特性方程就是其输出次态与触发器的输入端数据和输出初态的逻辑关系式。4.3电平触发的触发器三、电平触发方式的动作特点：①在CLK＝0期间，SR锁存器的不变化。只有CLK=1期间，S和R的信号都能通过引导门G3和G4门，从而使得触发器置成相应的状态；②在CLK＝1的全部时间里S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为电平触发方式。4.3电平触发的触发器图5.3.2无小圆圈表示高电平控制在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端S

D和异步复位端R

D，其电路及图形符号如图5.3.2所示小圆圈表示低电平有效当CLK＝0情况下，S

D

＝0，R

D＝1，Q＝1；

S

D＝1，R

D＝0，Q＝0。不用设置初态时，S

D＝R

D＝14.3电平触发的触发器例4.3.1对于同步SR触发器，电路、时钟及输入端波形如图4.3.3所示，若Q

＝0，试画出Q和Q

的波形。解：输出波形如图5.3.3所示图4.3.34.3电平触发的触发器4.3电平触发的触发器对于同步SR触发器，电路、时钟及输入端波形如图，若初始化Q

＝0，试画出Q和Q

的波形。由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。

有效翻转

空翻4.3电平触发的触发器4.4脉冲触发的触发器为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。一、电路结构与工作原理脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成1.脉冲触发的SR触发器（主从SR触发器）（Master－SlaveSRFlip－Flop）：图4.4.2其图形符号如图5.4.2所示表示延迟输出图4.4.1典型电路结构形式如图4.4.1所示。由G5～G8构成主触发器，由G1～G4构成从触发器，它们通过时钟连在一起，CLK从＝CLK

4.4脉冲触发的触发器注意：主从触发器的状态相同010110104.4脉冲触发的触发器工作原理①CLK=00111主触发器保持状态不变，从触发器也保持原态不变4.4脉冲触发的触发器②

CLK=11011主触发器状态随输入S、R改变，但从触发器保持原态不变4.4脉冲触发的触发器③

CLK=1→CLK=01→

00→

111主触发器状态不变，从触发器状态与主触发器新态相同4.4脉冲触发的触发器主从RS触发器的特性表如表4.4.1所示，和电平触发的SR触发器相同，只是CLK作用的时间不同表4.4.14.4脉冲触发的触发器主从RS触发器输出端状态的改变是在时钟脉冲下降沿发生的。其功能表、状态转换图、特性方程与同步RS触发器相同主从触发器的特点【例1】输入端S、R和时钟脉冲CLK的波形如图所示，加到主从RS的输入端，设初态为1，画出主触发器和从触发器输出端的波形。4.4脉冲触发的触发器解：禁态不定态4.4脉冲触发的触发器注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0.2主从JK触发器：为了使主从RS触发器在S＝R＝1时也有确定的状态，则将输出端Q和Q

反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。4.4脉冲触发的触发器图4.4.5为主从JK触发器电路及其图形符号电路图5.4.54.4脉冲触发的触发器电路4.4脉冲触发的触发器1．主从JK触发器的工作原理①J=K=00011保持原态：4.4脉冲触发的触发器②

J=0，K=101100011110100001保持原态翻转11110置0态4.4脉冲触发的触发器③

J=1，K=0100001111010翻转保持原态1101011001置1态4.4脉冲触发的触发器④

J=1，K=1110001111010翻转翻转110101100101001计数状态4.4脉冲触发的触发器2．主从JK触发器的功能表、状态转换图和时序图功能表简化功能表状态转换图4.4脉冲触发的触发器主从JK触发器芯片74HC72简介管脚图功能表逻辑符号置位端复位端4.4脉冲触发的触发器例

已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。4.4脉冲触发的触发器由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。4.4脉冲触发的触发器01011100110二、脉冲触发方式的动作特点1.分两步动作：第一步在CLK＝1时，主触发器受输入信号控制，从触发器保持原态；第二步在CLK

到达后，从触发器按主触发器状态翻转，故触发器输出状态只改变一次

。CLK

到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK＝1输入信号的变化过程。2.因为主从JK触发器收到反馈回来的输出端的影响，在CLK＝1期间，主触发器只可能翻转一次，一旦翻转了就不会翻回来。但主从SR触发器在CLK＝1期间S、R多次改变时主触发器会多次翻转。4.4脉冲触发的触发器例已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（2）判断触发器次态的依据是整个CLK＝1输入信号的变化过程4.4脉冲触发的触发器例5.4.2如图5.4.7所示的主从JK触发器电路中，已知CLK、J、K的波形如图5.2.8所示，试画出输出端Q和Qˊ

的波形。解：输出波形如图5.4.8a所示图5.4.74.4脉冲触发的触发器4.5边沿触发器由于主从JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。现在有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种。一、电路结构和工作原理1、用两个电平触发D触发器组成的边沿触发器电路如图5.5.1所示，其中FF1和FF2都是电平触发的D触发器，它们之间也是通过时钟相连。图5.5.1图5.3.54.5边沿触发器4.5边沿触发器Qn+1RS功能Qn

0101输出状态同S状态1101

1010输出状态同S状态0001111101××不定0000保持0101工作原理：①当CLK＝0，FF2触发器状态不变，FF1输出状态与D相同；010101②当CLK＝1，即，触发器FF1状态与前沿到来之前的D状态相同并保持（因为CLK1＝0）。而与此同时，FF2输出Q的状态被置成前沿到来之前的D的状态，而与其它时刻D的状态无关。4.5边沿触发器二、动作特点：输出端状态的转换发生在CLK的上升沿或下降沿到来时刻，而且触发器保存下来的状态仅仅决定CLK上升沿或下降沿到达时的输入状态，而与此前后的状态无关。边沿触发器的共同动作特点是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力。4.5边沿触发器例已知边沿D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。4.5边沿触发器注：边沿触发器也有JK触发器，如利用传输时间的边沿触发器就是边沿JK触发器，它是在CLK的下降沿动作的。其逻辑符号和特性表如图5.5.6所示。4.5边沿触发器例5.5.1试画出图5.5.4(a)所示电路的Q1和Q2的波形。设各触发器初态为01DQQ¢C1CLK1DQC1R¢DAQ1(a)电路Q2Q¢CLK0tA0t(b）波形4.5边沿触发器1DQQ¢C1CLK1DQC1R¢DAQ1(a)电路Q2Q¢CLK0tA0t0tQ10t(b）波形Q24.5边沿触发器4.6触发器的逻辑功能及其描述方法触发器按逻辑功能的分类触发器的描述方法：特性表、特性方程和状态转换图。按照逻辑功能触发器可分为SR触发器、JK触发器、D触发器、T触发器（T

触发器）。4.6触发器的逻辑功能及其描述方法一、SR触发器1.特性表：Qn+1RS功能Qn

0101输出状态同S状态1101

1010输出状态同S状态0001111101××不定0000保持0101图为SR触发器的逻辑符号2.特性方程：由特性表则可写出触发器输出端的方程为SR触发器的特性方程。4.6触发器的逻辑功能及其描述方法Qn+1RS功能Qn特性表

0101输出状态同S状态1101

1010输出状态同S状态0001111101××不定0000保持0101图5.6.1被称为称为SR触发器的状态转换图。3.状态转换图：将触发器的特性表用图形方式表现出来，即为状态转换图图5.6.14.6触发器的逻辑功能及其描述方法Qn+1RS功能Qn

0101输出状态同S状态1101

1010输出状态同S状态0001111101××不定0000保持0101二、JK触发器4.6触发器的逻辑功能及其描述方法Qn+1JK功能Qn

0101输出状态同J状态0001

1010输出状态同J状态1101111101100000保持0101Qn=Qn1.特性表：图为JK触发器的逻辑符号2.特性方程：由特性表可得输出端卡诺图为表5.6.21111特性方程为4.6触发器的逻辑功能及其描述方法3.状态转换图：由特性表可得状态转换图如图5.6.3所示图5.6.3表5.6.24.6触发器的逻辑功能及其描述方法5.6触发器的逻辑功能及其描述方法三、T触发器1.特性表：图为T触发器的逻辑符号图5.6.63.状态转换图：由特性表可得状态转换图如图5.6.5所示图5.6.52.特性方程：由特性表可得5.6触发器的逻辑功能及其描述方法当T触发器输入端接固定高电平（即T恒等于1），则称为T’触发器。5.6触发器的逻辑功能及其描述方法四、D触发器1.特性表：图为D触发器的逻辑符号图5.5.83.状态转换图：由特性表可得状态转换图如图5.6.7所示图5.6.