2023OSSP主板技术规范

OSSP主板技术规范20232023II目录版权声明 I编制说明 II前言 III一、范围 1二、术语和定义 1（一）服务器整机 1（二）BIOS 1（三）BMC 1（四）带外管理与带内管理功能 2（五）主板 2（六）内存 2三、缩略语 2四、主板结构约束规范 3（一）主板外形尺寸 3（二）主板关键器件位置约束 3（三）主板螺丝孔位位置定义 4五、主板供电接口定义 5（一）主板主供电输入端子 5（二）智能网卡供电需求 6（三）OCP卡供电需求 6（四）主板其他部件供电需求 7（五）主板与电源转接板（PDB）Sideband信号定义 8六、主板带外管理模块外围接口定义 9（一）管理模块外接运维端口需求 9（二）外接IO低速连接器A针脚定义 10（三）外接IO低速连接器B针脚定义 10（四）外接IO高速连接器Pin定义（USB3.0） 11（五）NCSI连接器定义 12（六）系统防漏液检测连接器定义 13（七）系统防开盖检测连接器定义 13（八）风扇板Sideband信号连接器定义 14七、主板可信安全规格定义 16（一）模块物理尺寸定义 16（二）可信模块连接器定义 17八、主板PCIe资源定义 19（一）主板端PCIe信号连接器选型 19（二）PCIeMCIO连接器接口定义 19（三）PCIe连接器信号定义说明 20（四）VPP连接器信号定义 21（五）PCIe带宽识别方案&VPP地址配置方案一 22（六）PCIe带宽识别方案&VPP地址配置方案二 24九、附录 28（一）主板BMC参考拓扑 28（二）PROT模块使用示例参考 2920232023PAGEPAGE10一、范围本文档对服务器主板的结构尺寸、主板互联布局、连接器选型、供电规范和管理模块接口等制定了一种约束设计规范，使主板能够最大限度的适配各类CPUOSSP器研发的碎片投入，提升服务器供应链整体供应安全。本文件适用于向云计算服务商提供产品的服务器提供商设计主板参考。二、术语和定义下列术语和定义适用于本文件。（一）服务器整机服务器整机（Server）是信息系统的成要组成部分，基于处理器、内存、存储介质、网络连接等核心零部件，适配固件、中间件和操作系统，在网络信息系统中为客户端计算机提供特定应用服务的计算机系统。（本规范的整机主要针对是指尚未安装任何软件，包括操作系统、各种驱动和应用软件的服务器硬件系统。）（二）BIOSBIOS：BasicInputOutputSystem，即基本输入输出系统。一组固化到计算机内主板上一个ROM芯片上的程序，适配处理器及自主知识产权操作系统。（三）BMCBMC：BaseboardManagementController，即基板管理控制器。主要用于服务器远程管理的固件。适配处理器及自主知识产权操作系统。（四）带外管理与带内管理功能带外管理（Out-of-bandManagement）：通过BMC的智能平台管理接口（IPMI）SNMP、RedfishSNMP是专门设计用于在IP络管理网络节点（HUBS）议；RedfishHTTPsRESTful管理。带内管理（In-bandManagement）：OSAgent功能。（五）主板主板（Motherboard）又称主机板、系统板、母板等，是构成计算机的主电路板；一般把安装CPU的电路板称为主板。（六）内存内存（Memory）：处理器可编址的存储空间，用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。三、缩略语BIOS基本输入输出系统BasicInputOutputSystemBMC基板管理控制器BaseboardManagementControllerCPLD复杂可编程逻辑器件ComplexProgrammableLogicDeviceCPU中央处理器CentralProcessingUnitDDR双倍数据传输模式DoubleDataRateDIMM双列直插内存模块DualInlineMemoryModuleGPU图形处理单元GraphicsProcessingUnitHDD硬盘驱动器HardDiskDriveNIC网卡NetworkInterfaceCardNVMe非易失性存储器标准Non-VolatileMemoryExpressOCP符合OCP标准的扩展卡OpenComputerProjectMezzaninecardOSSP开放服务器标准项目OpenServerStandardProjectOS操作系统OperatingSystemPCB印刷电路板PCIe外设部件互连PeripheralComponentInterconnectExpressPDB配电板PowerDistributionBoardSSD固态硬盘SolidStateDriveTCM可信密码模块TrustedCryptographyModuleTCP传输控制协议TransmissionControlProtocolTPM可信平台模块TrustPlatformModuleUID设备标识UnitIdentificationUPS不间断电源UninterruptiblePowerSupplyUSB通用串行总线UniversalSerialBusVGA视频图形阵列端口VideoGraphicsArray四、主板结构约束规范（一）主板外形尺寸本规范定义主流双路主板的尺寸约束，节点结构尺寸定义如下表所示:项目尺寸标准宽度(Width)<=428mm深度(Depth)<=355mm限高（Height）Top面全局限高推荐值：<=10mmBottom面全局限高推荐值：<=2.1mm（二）主板关键器件位置约束主板关键器件位置部署约束如下：CPU、DIMMVR、BMC、CPLD、M.2PCIE接器、供电连接器、I/OCPUTPCIeCPU：<=7.5dB。电源连接器位置：可满足前出线与后出线服务器机箱安装需求。空间支持不小于1pcsM.2SSD，接口协议兼容SATA&NVMeFormfactor：22*80mm。CPUCPU0，CPU1下图为主板关键器件位置参考示意：1（三）主板螺丝孔位位置定义为满足主板可以适配不同的机箱安装部署，特针对主板螺丝孔位位置做如下图约束。图2主板螺丝孔定位图五、主板供电接口定义（一）主板主供电输入端子服务器整机通过主板主供电端子给主板供电，供电端子定义如下：PSUPDB170A@12VDC。推荐供电端子型号①：厂商MolexPN2185670003注1：为满足不同服务器厂商设计主板可以适配到客户机箱，尽量复用机箱内线缆，本文档推荐连接器型号，ODM需要遵守，但可使用对应物料的2ndsource替代。（二）智能网卡供电需求PCIe有特殊的需求，特针对智能网卡供电定义如下:1S5220W。供电端子推荐2x3Pin3.0mmPitch的PowerConnector用不同的极性，可防止反插。厂商AMPHENOLPNG88MP061028CREUPinPinNoPinDefine1-3GND4-6P12V_AUX主板BMCS5（三）OCP卡供电需求OCP3.0物理形态网卡已经与PCIe标准形态网卡一样，被服务器厂商广为接受，OSSP主板需支持1pcsOCP网卡，其供电需求如下：主板支持最少1pcs2x3Pin，3.0mmpitch电源连接器，可满足一张OCP3.0卡的供电需求（80W）。OCP虑多放置一个连接器。厂商AMPHENOLPNG88MP061028CREU②注2：根据主板空间，可根据实际情况选择是否增加LockPIN。为与其他device12V供电区分，需要主板做丝印标识12V_AUX。PinPinNoPinDefine1-3GND4-6P12V_AUX（四）主板其他部件供电需求服务器系统除主板外，其余设备如风扇，HDD等部件也需要供电，本章节只定义需要主板提供电源供电的部件，系统部件需供电功率部署在主板前端（机箱前视），Device5pcs75WPCIeSlot。4pcs40WE3.S设备。主板需要针对以上供电需求，合理预留供电连接器的数量及位置。供电连接器选型可参考五（三）章节OCP网卡供电系列连接器。推荐连接器型号：厂商AMPHENOLPNG88MP041028CREU供电端子Pin定义如下：PinNoPinDefine1-2GND3-4P12V（五）主板与电源转接板（PDB）Sideband信号定义PDBPDBPSUSidebandPDBSideband连接器推荐型号如下：厂商AmphenolPNG846A242301T1HR针脚定义：信号描述信号名称针脚针脚信号名称信号描述地线GND12PSU0_PRESENT#电源在位信号电源PMbus信号I2C_PMBUS_SDA34PSU1_PRESENT#电源在位信号电源PMbus信号I2C_PMBUS_SCL56PSU0_DCOK电源DC_OK信号电源PMbus信号PSU0_SMBALERT#78PSU1_DCOK电源DC_OK信号电源PMbus信号PSU1_SMBALERT#910GND地线地线GND111212VLS_ISENSE+ISense信号VSense信号12V_VSENSE+131412VLS_ISENSE-ISense信号VSense信号12V_VSENSE-1516GND地线地线GND1718PS_ON#电源PS_ON信号PDBDeviceI2CI2C_PDB_SCL1920PS0_ACOK电源AC_OK信号PDBDeviceI2CI2C_PDB_SDA2122PS1_ACOK电源AC_OK信号主板输出3.3VP3V3_AUX2324RSVD预留信号P12VSense拓扑如下图所示：图312VSense拓扑图六、主板带外管理模块外围接口定义本章节主要定义主板BMC管理模块外围接口，以满足主板适配不同机箱的部署需求。（一）管理模块外接运维端口需求为满足IDC服务器部署运维需求，主板需支持如下端口信号，通过线缆方式连接到服务器面板。端口名称需求描述VGA支持1pcsVGA显示端口，可选支持miniDP端口。HealthyLED红绿双色LED显示系统健康状态PowerButton&LEDS0S5ACUIDButton&LED前后面板均需支持。USB至少支持2pcsUSB3.0外接到系统面板。系统串口支持1路系统串口输出RJ45管理网口100M/1000M带外管理网口（二）外接IO低速连接器A针脚定义本章节定义了六（一）VGA&RJ45接器定义。连接器推荐型号：厂商MolexPN2035653017连接器针脚定义：信号描述信号名称针脚针脚信号名称信号描述地线GND12GND地线VGA信号BMC_GFX_RED34BMC_GFX_HSYNCVGA信号VGA信号BMC_GFX_GRN56BMC_GFX_VSYNCVGA信号VGA信号BMC_GFX_BLUE78GND地线地线GND910SMB_BMC_VGA_SCLVGAI2C信号系统5V_MainP5V1112SMB_BMC_VGA_SDAVGAI2C信号地线GND1314GND地线LanMDI信号BMC_PHY_MDIP01516BMC_PHY_MDIP2LanMDI信号LanMDI信号BMC_PHY_MDIN01718BMC_PHY_MDIN2LanMDI信号地线GND1920GND地线LanMDI信号BMC_PHY_MDIP12122BMC_PHY_MDIP3LanMDI信号LanMDI信号BMC_PHY_MDIN12324BMC_PHY_MDIN3LanMDI信号地线GND2526GND地线LANLED信号LED1/CFG_LDO02728LED0/CFG_EXTLANLED信号LANLED信号LED2/CFG_LDO12930LEFT_EAR_PRESENT_NIO板在位信号（三）外接IO低速连接器B针脚定义本章节定义了系统健康指示灯、系统电源按钮及指示灯、UID按钮及指示灯、BMC管理串口的信号定义。连接器推荐型号：厂商MolexPN2035652017连接器针脚定义：信号描述信号名称针脚针脚信号名称信号描述系统健康绿灯HEALTHY_GREEN_N12BMC_UART_TXDBMC管理串口系统健康红灯HEALTHY_RED_N34BMC_UART_RXDBMC管理串口地线GND56GND地线系统IO板I2C信号I2C_EAR_SCL78SYS_PWROK系统S0状态指示灯系统IO板I2C信号I2C_EAR_SDA910STBY_PWROK系统S5状态指示灯系统IO板在位信号EAR_PRESENT_N1112BMC_IDLED_NUID点灯信号UIDButton信号BMC_UID_BTN_N1314PWR_BTN_N系统开机按钮系统3.3V_MainP3V31516P3V3_AUX系统3.3V_AUX地线GND1718GND地线系统5V_AUXP5V_AUX1920P5V_AUX系统5V_AUX（四）外接IO高速连接器Pin定义（USB3.0）本章节定义了面板USB3.0端口信号连接器针脚信号。推荐连接器型号：厂商AmphenolPNU10DH3835002T连接器针脚定义：信号描述信号名称针脚针脚信号名称信号描述GNDGNDA1B1GNDGNDUSB3.0Port0TX信号USB3_P0_TX_C_DPA2B2USB3_P1_TX_C_DPUSB3.0Port1TX信号USB3.0Port0TX信号USB3_P0_TX_C_DNA3B3USB3_P1_TX_C_DNUSB3.0Port1TX信号GNDGNDA4B4GNDGNDUSB3.0Port0RX信号USB3_P0_RX_DPA5B5USB3_P1_RX_DPUSB3.0Port1RX信号USB3.0Port0USB3_P0_RX_DNA6B6USB3_P1_RX_DNUSB3.0Port1RX信号RX信号GNDGNDA7B7GNDGNDUSB2.0Port0DP信号USB2_P0_DPA8B8USB2_P1_DPUSB2.0Port1DP信号USB2.0Port0DN信号USB2_P0_DNA9B9USB2_P1_DNUSB2.0Port1DN信号GNDGNDA10B10GNDGNDUSB接口-0OC信号FM_OC0_USB_NA11B11FM_OC1_USB_NUSB接口-1OC信号GNDGNDA12B12GNDGNDGNDGNDA13B13GNDGNDGNDGNDA14B14GNDGNDN.C.A15B15N.C.系统standby5VP5V_AUXA16B16P5V_AUX系统standby5V系统standby5VP5V_AUXA17B17P5V_AUX系统standby5V系统standby5VP5V_AUXA18B18P5V_AUX系统standby5VN.C.A19B19N.C（五）NCSI连接器定义为满足支持服务器系统前后面板OCPNCSIOCP厂商ACESPN51408-0244C-CH1连接器针脚定义：针脚定义针脚针脚针脚定义NCSI_50MHZ_CLK_TO_CONN12GNDSMARTNIC_PRESENT_N34GNDSMART_PWR_BTN_N56GNDSMART_NCSI_RXD078GNDSMART_NCSI_RXD1910GNDSMART_OCP_CRS_DV1112GNDSMART_NCSI_TXD01314GNDSMART_NCSI_TXD11516GNDSMART_NCSI_TX_EN1718GNDSMART_OCP1_RXER1920RSVDRSVD2122RSVDRSVD2324GND（六）系统防漏液检测连接器定义主板支持风冷及液冷部署需求，针对冷管式液冷散热方式，主板需要支持一个防漏液检测连接器。连接器推荐型号：厂商AmphenolPNG880041111C1HR连接器针脚定义：针脚针脚信号1ADC2COOLING_TYPE_DET3GND4GND（七）系统防开盖检测连接器定义连接器推荐型号：厂商中航光电PN28-195-00401-5连接器针脚定义：针脚针脚信号1INTRUDER_N2GND3INTRUDER_CABLE_PRSNT_N4GND（八）风扇板Sideband信号连接器定义为满足主板适配不同机箱需求，风扇端子通过风扇板方式与主板物理解耦。主板与风扇板信号连接器型号推荐：厂商JCTCPN12012W00-2X10PA-S1-0G-25-NK-R连接器针脚定义：针脚名称针脚针脚针脚名称BMC_WDT_OUT12FAN_CPLD_RSVD1GND34FAN_CPLD_RSVD2I2C_CPLD_SCL56FAN_CPLD_RSVD3I2C_CPLD_SDA78FAN_CPLD_RSVD4GND910FAN_BOARD_PRSNT_NI2C_DEV_SCL1112FAN_RSVD1I2C_DEV_SDA1314P3V3_STBYGND1516P3V3_STBYGND1718P3V3_STBYGND1920P3V3_STBY信号功能描述：信号名称I/O功能描述主板风扇板端接I2C_CPLD_SCLOutputCPLD调整风扇BMCCPLD主板端上拉4.7K，风扇控制板端下拉4.7k(选焊)I2C_CPLD_SDAIn/Out转速，同时支持CPLD在线升级BMCCPLD主板端上拉4.7K，风扇控制板端下拉4.7k(选焊)I2C_DEV_SCLOutput信息BMCDevice主板端上拉4.7K，风扇控制板端下拉4.7k(选焊)I2C_DEV_SDAIn/OutBMCDevice主板端上拉4.7K，风扇控制板端下拉4.7k(选焊)BMC_WDT_OUTOutputBMC看门狗超时信号，发生超时后由风扇板的CPLD接管风扇控制权BMCCPLD主板端上拉4.7KFAN_BOARD_PRSNT_NInput风扇控制板在位信号CPLDResistor主板端上拉4.7K，风扇控制板端下拉100ΩFAN_CPLD_RSVD1I/OCPLD直出CPLDCPLD主板端下拉到CPLD，预留1KFAN_CPLD_RSVD2I/OCPLDCPLD主板端下拉1KFAN_CPLD_RSVD3I/OCPLDCPLD主板端下拉1KFAN_CPLD_RSVD4I/OCPLDCPLD主板端下拉1KFAN_RSVD1I/OCPLD直出到Device，预留CPLDDevice主板端下拉1K七、主板可信安全规格定义为满足服务器硬件底层可信安全需求，需要主板支持可信安全模组。为满足不同客户的定制可信需求，本规范定义一种通用的接口规范，能够满足不同硬件可信模块的安装。（一）模块物理尺寸定义为满足不同客户可信定制需求，规范定义主板与可信硬件模块物理解耦，主板预留支持可信硬件模块的物理空间。下图为可信硬件模块3D示意：图4可信硬件模块3D示意图物理尺寸定义如下：项目尺寸标准宽度(Width)<=30mm深度(Depth)<=60mm（二）可信模块连接器定义主板端连接器推荐型号：厂商LOTESPNAPCI0096-P004A连接器针脚定义：Pin#GroupSignalsDescriptionPin#GroupSignalsDescription1SPI_0GND2PROTstatusBIOS_ROM_DONE_NPRoTstatusindication:BIOSfirmwareauthenticationisdone,compliantwithTPCM3SPI_CLK_OPFR_BMCSPImasterforBMCfirmwareauthentication,orTPMdeviceforBMC4BMC_ROM_DONE_NPRoTstatusindication:BMCfirmwareauthenticationisdone,compliantwithTPCM5SPI_OPFR_BMC_CS0_N6SGPIOGNDSGPIObetweenPRoTModuleandplatformCPLDforcontrolsignaltransporting7SPI_OPFR_BMC_IO08SGPIO_PFR_CLK9SPI_OPFR_BMC_IO110SGPIO_PFR_LD_N11SPI_2GND12GND13SPI_BMC_PFR_MON_CLKBMCSPItrafficmonitoringandfiltering14SGPIO_PFR_DIN15SPI_BMC_PFR_MON_CS0_N16SGPIO_PFR_DOUT17SPI_BMC_PFR_MON_IO018GND19SPI_BMC_PFR_MON_IO120PMBUS1SlaveSMB_PMBUS1_BMC_SCLSMBusslaveforPMBUS1monitoring21SPI_1GND22SMB_PMBUS1_BMC_SDA23SPI_CLK_OPFR_CPU0SPImasterforCPUfirmwareauthentication,orTPMdeviceforCPU24ReservedBIOS_CLK_MUX_OELatticeCLKQSMUXOEforBIOSflash25SPI_OPFR_CPU0_CS0_N26PMBUS1MasterSMB_PMBUS1_SCM_SCLSMBusmasterforPMBUS1filteringanddevicefirmwareupdate27SPI_OPFR_CPU0_CS1_N28SMB_PMBUS1_SCM_SDA29GND30GND31SPI_OPFR_CPU0_IO032PMBUS2SlaveSMB_PMBUS2_BMC_SCLSMBusslaveforPMBUS2monitoring33SPI_OPFR_CPU0_IO134SMB_PMBUS2_BMC_SDA35GND36ReservedBMC_CLK_MUX_OELatticeCLKQSMUXOEforBMCflash37SPI_OPFR_CPU0_IO238PMBUS2MasterSMB_PMBUS2_SCM_SCLSMBusmasterforPMBUS2filteringanddevicefirmwareupdate39SPI_OPFR_CPU0_IO340SMB_PMBUS2_SCM_SDA41SPI_3GNDCPUSPItrafficmonitoringandfiltering42GND43SPI_CPU0_PFR_MON_IO044SMB_CPLD_UPDSMB_CPLD_UPDATE_PFR_SCLSMBusmasterforCPLDupdate45SPI_CPU0_PFR_MON_IO146SMB_CPLD_UPDATE_PFR_SDA47GND48Reserved_049SPI_CPU0_PFR_MON_IO250I3C_CPUI3C_PFR_MNG_SCLI3CmasterforCPUinternalfirmwareauthentication51SPI_CPU0_PFR_MON_IO352I3C_PFR_MNG_SDA53GND54GND55SPI_CPU0_PFR_MON_CS1_N56I3C_BMCI3C_PFR_BMC_SCLI3CmasterforBMCmailbox57SPI_CPU0_PFR_MON_CS0_N58I3C_PFR_BMC_SDAConnectorKeyConnectorKey67SPI_3SPI_CPU0_PFR_MON_CLK68PROTstatusPROT_PRESENT_NPRoTModulepresent69GND70ReservedReserved_1Reservedforfutureuse,connectedtoSCMCPLD71TPMIRQ_TPM_SPI_NTPMreset,interrupt,chipselectsignals72PowerP3V3_AUX73RST_PLTRST_TPM_N74P3V3_AUX75SPI_TPM_CS_N八、主板PCIe资源定义为满足主板灵活适配各服务器节点需求以及信号完整性要求，建议主板PCIe资源均使用连接器通过线缆方式分配给各PCIe设备。（一）主板端PCIe信号连接器选型MCIOPCIeDevicex82x4Device&1x8Device,PCIex16连接器推荐型号：厂商AMPHENOLPNG97V22312HR（二）PCIeMCIO连接器接口定义X8MCIOCONNPinoutX8MCIOCONNPinoutPCIe[7:0]PCIe[15:8]针脚针脚定义针脚针脚定义针脚针脚定义针脚针脚定义A1GNDB1GNDA1GNDB1GNDA2RX0_DPB2TX0_DPA2RX8_DPB2TX8_DPA3RX0_DNB3TX0_DNA3RX8_DNB3TX8_DNA4GNDB4GNDA4GNDB4GNDA5RX1_DPB5TX1_DPA5RX9_DPB5TX9_DPA6RX1_DNB6TX1_DNA6RX9_DNB6TX9_DNA7GNDB7GNDA7GNDB7GNDA8P3V3_AUXB8BMC_I2C_SCL_C2A8P3V3_AUXB8BMC_I2C_SCL_C4A9PWRBRK_C1B9BMC_I2C_SDA_C2A9PWRBRK_C2B9BMC_I2C_SDA_C4A10GNDB10GNDA10GNDB10GNDA11PCIE_CLK_100M_C2_DPB11RST_PCIE_C1_PERST_NA11PCIE_CLK_100M_C4_DPB11RST_PCIE_C2_PERST_NA12PCIE_CLK_100M_C2_DNB12PESTI_PRSNT_C1_NA12PCIE_CLK_100M_C4_DNB12PESTI_PRSNT_C2_NA13GNDB13GNDA13GNDB13GNDA14RX2_DPB14TX2_DPA14RX10_DPB14TX10_DPA15RX2_DNB15TX2_DNA15RX10_DNB15TX10_DNA16GNDB16GNDA16GNDB16GNDA17RX3_DPB17TX3_DPA17RX11_DPB17TX11_DPA18RX3_DNB18TX3_DNA18RX11_DNB18TX11_DNA19GNDB19GNDA19GNDB19GNDA20RX4_DPB20TX4_DPA20RX12_DPB20TX12_DPA21RX4_DNB21TX4_DNA21RX12_DNB21TX12_DNA22GNDB22GNDA22GNDB22GNDA23RX5_DPB23TX5_DPA23RX13_DPB23TX13_DPA24RX5_DNB24TX5_DNA24RX13_DNB24TX13_DNA25GNDB25GNDA25GNDB25GNDA26FLEXIO_0_DP_BWID_2_C1B26FLEXIO_2_DP_BWID_1_C1A26FLEXIO_0_DP_BWID_2_C2B26FLEXIO_2_DP_BWID_1_C2A27FLEXIO_0_DN_PRSNT_1_N_C1（cable在位）B27FLEXIO_2_DN_BWID_0_C1A27FLEXIO_0_DN_PRSNT_1_N_C2（cable在位）B27FLEXIO_2_DN_BWID_0_C2A28GNDB28GNDA28GNDB28GNDA29PCIE_CLK_100M_C1_DPB29BMC_I2C_SCL_C1A29PCIE_CLK_100M_C3_DPB29BMC_I2C_SCL_C3A30PCIE_CLK_100M_C1_DNB30BMC_I2C_SDA_C1A30PCIE_CLK_100M_C3_DNB30BMC_I2C_SDA_C3A31GNDB31GNDA31GNDB31GNDA32RX6_DPB32TX6_DPA32RX14_DPB32TX14_DPA33RX6_DNB33TX6_DNA33RX14_DNB33TX14_DNA34GNDB34GNDA34GNDB34GNDA35RX7_DPB35TX7_DPA35RX15_DPB35TX15_DPA36RX7_DNB36TX7_DNA36RX15_DNB36TX15_DNA37GNDB37GNDA37GNDB37GND注3：B12pin“PESTI_PRSNT_C*_N”为单net总线协议，具体作用及用法请参考7.5章节。注4：A26/27B26/27在线缆制作时做差分方式处理。（三）PCIe连接器信号定义说明序号信号名称信号功能描述1FLEXIO_*_DN_BWID_*_C*FLEXIO_*_DP_BWID_*_C*用于带宽自动识别使用，主板每个MCIO接口各设置3个bit带宽ID.2FLEXIO_0_DN_PRSNT_1_N_C*识别MCIO是否外接设备或板卡，同样可作为MCIOcable在位识别。3BMC_I2C_SCL/SDA_C*BMCI2C；当外设仅需1组I2C时，优先使用B8&B9PinI2C。4PCIE_CLK_100M_DP/DNPCIEClock信号5TX*_DP/DNRX*_DP/DNPCIe数据线，TX/RX为CPU方向定义。6P3V3_AUX3.3VSTBYpower，输出PCIERiser及背板7GND数字地8PESTI_PRSNT_C*_N参考7.5章节定义高速信号数据传输方向如下表所示：主板端MCIO连接器数据传输方向Riser/BP端MCIO连接器A2←B2A3←B3………………A35←B35A36←B36B2→A2B3→A3…B35→A35B36→A36（四）VPP连接器信号定义连接器推荐型号：厂商AMPHENOLPNG846A302100T3HR连接器针脚定义：信号描述信号名称针脚针脚信号名称信号描述Hot-PlugSMBusSMB_PEHPCPU0_BP0_SDA12GNDGNDHot-PlugSMBusSMB_PEHPCPU0_BP0_SCL34FM_SMB_CPU0_BP0_ALERT_NHot-PlugSMBusI2CforBPmanagementBMC_I2C*_SDA56FM_SMB_CPU1_BP0_ALERT_NHot-PlugSMBusI2CforBPmanagementBMC_I2C*_SCL78BP0_PWR_ENPowermanagementHot-PlugSMBusSMB_PEHPCPU1_BP0_SDA910BP0_PRSNT_NBPPresentDetectHot-PlugSMBusSMB_PEHPCPU1_BP0_SCL1112P3V3_AUXAuxiliaryPowerRSVDRSVD_01314RSVD_1RSVDRSVDRSVD_21516RSVD_3RSVDHot-PlugSMBusSMB_PEHPCPU0_BP1_SDA1718GNDGNDHot-PlugSMBusSMB_PEHPCPU0_BP1_SCL1920FM_SMB_CPU0_BP1_ALERT_NHot-PlugSMBusI2CforBPmanagementBMC_I2C*_SDA2122FM_SMB_CPU1_BP1_ALERT_NHot-PlugSMBusI2CforBPmanagementBMC_I2C*_SCL2324BP1_PWR_ENPowermanagementHot-PlugSMBusSMB_PEHPCPU1_BP1_SDA2526BP1_PRSNT_NBPPresentDetectHot-PlugSMBusSMB_PEHPCPU1_BP1_SCL2728P3V3_AUXAuxiliaryPowerRSVDRSVD_42930RSVD_5RSVDNote:VPPheader根据系统配置要求进行预留，主板设计至少前后各预留一颗连接器，保障前后至少可各支持2张硬盘背板。（五）PCIe带宽识别方案&VPP地址配置方案一PCIePCIePCIex2，x4，x8，x16等各种需PCIeSidebandPCIe1：BIOSBW_IDPCIeMCIO3IDbit1BitPresent，宽自动识别使用；主板上电后BMC提供可供BIOS读取的I2C链路，BMCI2C可经IOExpanderMCIOIDPresent带宽识别真值表如下：：PCIe[15:8]PCIe[7:0]PCIeBandWidthPCIeBandWidthIDCablepresentPCIeBandWidthIDCablepresentA26(bit2)B29(bit1)B30(bit0)A27A26(bit2)B29(bit1)B30(bit0)A2701001110x1601100110x8x801100010x8x4x400100110x4x4x800100010x4x4x4x400101111x4x4xNull11110010xNullx4x401101111x8xNull11110110xNullx810001000x2x2x2x2x2x2x2x210001111x2x2x2x2xNull11111000xNullx2x2x2x201101000x8x2x2x2x210000110x2x2x2x2x800101000x4x4x2x2x2x210000010x2x2x2x2x4x411111111xNullxNullVPPMCIOB12pinPESTI_PRSNT_C*_NVPPPINCPLD（CPLDCPLD）号传输。PIN115200bit/s16bitCPLD（25M）8bit8bit数据协议如下图所示：16bit8bit256主板CPLD管脚按照发送一个码元+空闲一个码元（数据流中形成唯一的连续17bit1）的形式，连续不断的对外循环发送数据；该周期性发送形式有利于锁定起始位，从而保障数据传输的正确性和完整性。StartStartBit15... Bit0StartBit15... Bit8 Bit7 ... Bit0寄存器定义：regaddr00productregaddr01MCIOVPP，VPP7bitregaddr02CPU0CPU0、1CPU1；义。此方案对硬件设计的要求：PresentCPLD，Present1KCPLDPresentCPLD，Present100K为了增加检测的准确性，背板硬件设计CPLD25MCPLDPESTI_PRSNT_C*_N递信息；（六）PCIe带宽识别方案&VPP地址配置方案二PESTIPCIeNVMeVPP7.31Pin使用MCIOB12pin“PESTI_PRSNT_C*_N”进行主板与外部互联板卡或设VPPOCPM-PESTI方案，在传输VPP地址信息的同时可同步进行带宽信息的判定与传输。注意PESTI方案与上述方案一VPP地址传输方案不同时使用，注意在功能上进行选择和区分使用。基于PESTI的带宽识别方案：MCIO-HPESTI/PRSNT#MCIO-LPESTI/PRSNT#BifurcationModePESTIPESTI[15:0]determinedbyBIF_IDoverPESTIPESTIPRSNT#=High[15:7]determinedbyBIF_IDoverPESTI,[7:0]isdisabledorisconfiguredasx8asdefaultPESTIPRSNT#=Low[15:7]determinedbyBIF_IDoverPESTI,[7:0]isx8(optionallysupport2x4，此场景参考MCIO连接器直连2x4cableSSDs应用实例说明)PRSNT#=HighPESTI[15:7]isdisabledorisconfiguredasx8asdefault,[7:0]determinedbyBIF_IDoverPESTIPRSNT#=LowPESTI[15:7]isx8(optionallysupport2x4，此场景参考MCIO连接器直连2x4cableSSDs应用实例说明),[7:0]determinedbyBIF_IDoverPESTIPRSNT#=HighPRSNT#=High[15:0]isdisabledorisconfiguredas2x8asdefaultPRSNT#=LowPRSNT#=LowPRSNT#pinsinMCIO-HandMCIO_Lareconnected:[15:0]isx16，(optionallysupport2x4+2x4,or2x4+1x8)。注：PRSNT#=*与PRS