FPGA设计与VHDL实现- 习题及答案汇总 王金明 第1-11章 EDA技术概述 - VHDL设计实例

EDA技术概述简答题现代EDA技术的特点有哪些？答：（1）硬件描述语言标准化程度提高；（2）EDA工具的开放性和标准化程度不断提高；（3）EDA工具的库不断完备。什么是Top-down设计方式？答：Top-down设计，即自顶向下的设计。在Top-down设计中，将设计分成几个不同的层次：系统级、功能级、门级和开关级等，按照自上而下的顺序，在不同层次上对系统进行描述与仿真。什么是IP复用技术？IP核对EDA技术应用和发展有什么意义？答：IP复用技术是为实现某种功能的设计和完成某种功能的设计模块。软核使用灵活，但其可预测性差，延时不一定能达到要求；硬核可靠性高，能确保性能，如速度、功耗等，能很快地投入使用。基于IP核的设计能节省开发时间、缩短开发周期、避免重复劳动，因此基于IP复用的设计技术得到广泛应用，但也存在一些问题，如IP版权的保护、IP的保密、IP间的集成等。基于FPGA/CPLD的数字系统设计流程包括哪些步骤？答：包括设计输入、综合、布局布线、仿真和编程配置等步骤。什么是综合？常用的综合工具有哪些？答：综合指的是将高级抽象层次的设计描述自动转化为较低层次描述的过程。常用的综合工具是综合器。功能仿真与时序仿真有什么区别？答：不考虑信号时延等因素的仿真是功能仿真；时序仿真在选择具体器件并完成布局布线后进行的包含延时的仿真。FPGA与ASIC在概念上有什么区别？答：随着系统开发对EDA技术的目标器件各种性能指标要求的提高，ASIC和FPGA将更大程度地相互融合。这是因为，虽然标准逻辑ASIC芯片尺寸小、功能强、耗电省，但设计复杂，并且有批量生产要求；可编程逻辑器件的开发费用低，能现场编程，但体积大、功耗大。因此FPGA和ASIC正在走到一起，两者之间正在诞生一种“杂交”产品，互相融合，取长补短，以满足成本和上市速度的要求。第二章FPGA/CPLD器件简答题PLA和PAL在结构上有什么区别？答：PLA的与阵列和或阵列都是可编程的；PAL的与阵列是可编程的，或阵列是固定的。说明GAL和OLMC有什么特点，它怎样实现可编程组合电路和时序电路？答：GAL器件在与或阵列上沿用PAL的结构，即与阵列可编程，或阵列固定，但在输出结构上做了较大改进，设计了独特的输出逻辑宏单元。OLMC是一种灵活的、可编程的输出结构，GAL作为第一种得到广泛应用的PLD，其许多优点都源自OLMC。简述基于乘积项的可编辑逻辑器件的结构特点。答：基于乘积项结构的PLD器件，其内部都包含一个或多个与或阵列。低密度的PLD（包括PROM、PLA、PAL、和GAL等）、EPLD以及绝大多数的CPLD器件（包括Altera的MAX7000、MAX3000A系列、Xilinx的XC9500系列和Lattice、Cypress的大部分CPLD产品)都是基于与或阵列结构的，这类器件一般采用EEPROM或Flash工艺制作，配置的数据掉电后不会丢失，器件的容量大多小于5000门的规模。基于查找表的可编程逻辑结构的原理是什么？答：物理结构是静态存储器（SRAM)，N个输入项的逻辑西数可以由一个2N位容量的SRAM来实现，西数值存放在SRAM中，SRAM的地址线起输入线的作用，地址即输入变量值，SRAM的输出为逻辑函数值，由连线开关实现与其他功能块的连接。基于乘积项的基于查找表的结构各有什么优点？答：乘积项包含有可编程与阵列和固定的或阵列的PAL（可编程阵列逻辑）器件构成，容易实现自己需要的逻辑结构。查找表结构的功能非常强。N个输入的查找表可以实现任意N个输入变量的组合逻辑函数。从理论上讲，只要能够增加输入信号线和扩大存储器容量，用查找表就可以实现任意输入变量的逻辑函数。CPLD和FPGA在结构上有什么明显的区别？各有什么特点？答：CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑；CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性；在编程上FPGA比CPLD具有更大的灵活性；FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。FPGA器件中的存储块有何作用？答：FPGA器件中的存储器块起到了重要的作用。它们是用于存储FPGA芯片中的数据和程序的。FPGA芯片的存储器块速度快，读操作的时间一般为3～4ns，写操作的时间大约为5ns，或更短。这些存储器块可以用于实现RAM、ROM或FIFO等功能，非常灵活，为实现数字信号处理(DSP)、数据加密或数据压缩等复杂数字逻辑的设计提供了便利。边界扫描技术有什么优点？答：1.方便芯片的故障定位，迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率。2.具有JTAG接口的芯片，内置一些预先定义好的功能模式。通过边界扫描通道使芯片处于某个特定的功能模式，以提高系统控制的灵活性和方便系统设计。说明JTAG接口有哪些功能？答：对芯片进行测试；实现多个器件串联在一起；用于实现ISP编程；对FLASH等器件进行编程；可对DSP芯片内部所有部件进行编程。第三章QuartusPrime使用指南简答题基于quartusprime软件，用D触发器设计一个2分频电路，并做波形仿真；在此基础上，设计一个4分频和8分频电路，做波形仿真。答：略。基于quartusprime软件，用74161设计一个模10计数器，并进行仿真和编译。答：略。基于quartusprime软件，用74161设计一个模99计数器，个位和十位都采用8241BCD码的编码方式，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载过程。答：略。基于quartusprime软件，用7940设计一个71计数器，个位和十位都采用8241BCD码的编码方式，完成原理图设计输入、编译、仿真和下载过程。答：略。基于quartusprime软件，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合效果和仿真效果。答：略。基于quartusprime软件，用74194（4位双向移位寄存器）设计一个00011101序列生产器电路，进行编译和仿真，查看仿真结果。答：略。用D触发器构成按循环码（000→001→011→101→100→000）规律工作的六进制同步计数器。答：略。采用quartusprime软件的宏功能模块设计一个模为60的加数计算器，进行编译和仿真，查看仿真结果。答：略。采用quartusprime软件的宏功能模块，用查表的方式设计一个实现两个8位无符号数加法的电路，并进行编译和仿真。答：略。用数字锁相环实现分频，假定输入时钟频率为10MHz，想要得到6MHz的时钟信号，使用ailpll宏功能模块实现该电路。答：略。设计消抖动电路，并对其功能进行仿真。答：略。第四章VHDL设计初步简答题用VHDL设计一个8位加法器，进行综合和仿真，查看综合和仿真结果。答：略。用VHDL设计一个8位二进制加法计数器，带异步复位端口，进行综合和仿真，查看综合和仿真结果。答：略。用VHDL设计一个模60的BCD码计算器，进行综合和仿真，查看综合和仿真结果。答：略。第五章VHDL结构与要素简答题VHIDL程序的基本结构分成几个部分？试简要说明每一部分的功能和格式。答：(1)三个基本组成部分:库、程序包使用说明,实体描述和实体对应的结构体描述。(2)库、程序包使用说明：用于打开调用本设计实体将用到的库、程序包实体描述：用于描述该设计实体与外界的接口信号说明结构体描述：用于描述该设计实体内部的组成及内部工作的逻辑关系结构体配置语句主要用于层次化的方式对特定的设计实体进行元件的例化,或是为实体选定某个特定的结构体。说明端口模式INOUT和BUFFER的异同点。答：INOUT为输入输出双向端口，即从端口内部看，可以对端口进行赋值，即输出数据。也可以从此端口读入数据，即输入。BUFFER为缓冲端口，功能与INOUT类似，区别在于当需要读入数据时，只允许内部回读内部产生的输出信号，即反馈。举个例子，设计一个计数器的时候可以将输出的计数信号定义为BUFFER，这样回读输出信号可以做下一计数值的初始值。写出74151数据选择器的实体部分。答：略。写出74138译码器的实体部分。答：略。写出7490计数器的实体部分。答：略。写出74194双向移位奇存器的实体部分。答：略。数据类型BIT、INTEGER和BOOLEAN分别定义在哪个库中？哪业库和程序包总是可见的？答：数据类型bit在标准库std中定义。VHDL标准中规定工作库work、标准库std及std库中的standard程序包总是可见的。STD_LOGIC_1164库里具体定义了什么内容？答：定义了std_logic(8值)和std_ulogic(9值)多值逻辑系统。判断下列VHDL标识符是否合法，如果有错则指出原因：（1）16#0FA#（2）10#12F#（3)8#789#（4）8#356#（5）74HC245（6）\74HC574\（7）CLR/RESET（8）D100%答：（1）不合法，数字开头且#不合法；（2）不合法，数字开头且#不合法；（3）不合法，数字开头且#不合法；（4）不合法，数字开头且#不合法；（5）不合法，数字开头；（6）不合法，\不合法；（7）不合法，/不合法；（8）不合法。%不合法。在STRING、TIME、REAL、BIT数据类型中，VHDL综合器支持哪些了类型？答：VHDL支持BIT类型和STRING类型,其他属于用户定义的数据类型不能综合。表达式C<=A+B中，A、B的数据类型都是INTEGER，C的数据类型是STD_LOGIC，是香能直接选行加法运算，说明原因和解释方法。答：能(第一种将A、B转换成整型数相加结果再转换成逻辑位矢后送C;第二种使用USEIEEE.SDT_LOGICUNSIGNED.ALL语句打开重载运算符程序包。）表达式C<=A+B中，A、B、C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算，说明原因和解释方法。答：能(第一种将A、B转换成整型数相加结果再转换成逻辑位矢后送C;第二种使用USEIEEE.SDT_LOGICUNSIGNED.ALL语句打开重载运算符程序包。）信号赋值时，不同位宽的信号能否相互赋值。答：是。什么是运算符重载，重载函数有何用处。答：为了方便各种不同数据类型问的运算,VHDL允许用户对原有的基本操作符重新定义,赋予新的含义和功能，从而建立一种新的操作符,这就是重载操作符,定义这种操作符的西数成为重载西数。重载运算符的作用是为了方便各种不同的数据类型间的运算。解释BIT类型与STD_LOGIC类型的区别。如果定义三态门的输出，能否定义为BIT型。答：Bit表示一位的信号值，取值只能为1或0;std-logic取值为9值逻辑系统有1,0,X，高阻态等;std-logic前需要加入下列语句：Libraryieee;Useicee.stdlogic_1164.all;Bit前不需要加。试用算数运算符实现4位二进制乘法器，编写出完整的VHDL程序。答：略。VHIDL中有哪4种数据对象，举例说明数据对象与数据类型的关系。。答：常量、变量、信号量、文件。第六章VHDL基本语句简答题用if语句描述4选1数据选择器。答：libraryIEEE;useIEEE.std_logic_1164.all;useIEEE,stdlogicunsigned.all;entitymuxdlisport(a,b,c,d:instd_logic;自己改si,s2:instd_logic;y:outstdlogic);型和输入应一致_endentity;architecturebhvofmux4_lissignals:std_logic_vector(1downto0);beginsprocess(s,a,b,c,d)beginifs=，z00/ztheny〈=a;elsifs="01"theny，z10，zthenyendif;endprocess;endbhv;用if语句描述四舍五入电路的功能，假定输入的是一位BCD码。答：略。用CASE语句描述七段显示译码器，假定输入的是一位BCD码。答：略。用CASE语句描述4选1数据选择器功能。答：总结用CASE语句描述设计时应注意事项。答：（1）条件句中的选择值必在表达式的取值范围内。 （2）除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用"OTHERS”表示，它代表己给的所有条件句中未能列出的其它可能的取值。关键词OTHERS只能出现一次，目只能作为最后一种条件取值。使用OTHERS的目的是为了使条件句中的所有选择值能涵盖表达式的所有取值，以免综合器会插入不必要的锁存器。这一点对于定义为STD LOGIC和STD LOGICVECTOR数据类型的值尤为重要，因为这些数据对象的取值除了1和0以外，还可能有其它的取值，如高阻态Z、不定态X等。（3）CASE语句中每一条件句的选择值只能出现一次，不能有相同选择值的条件语句出现。（4）CASE语句执行中必须选中，目只能选中所列条件语句中的一条。这表明CASE语句中至少要包含一个条件语句。用WHENELSE语句描述4选1数据选择器。答：略。用WITHSELEC工语句描述4选1数据选择器功能。答：略。WITHSELECT语句描述七段显示译码器功能。答：略。进程(PROCESS）语句中能不能使用WITHSELECT和WHENELSE语句，为什么？答：可以。进程语句中可以使用WITH-SELECT和WHEN-ELSE语句。在VHDLQ中,F.THEN..ELSE是顺序语句,只能出现在行为描述中(进程体或者子程序中);而WHEN.ELSE是并行语句,可以直接出现在结构体中,但却不能出现在行为描述中。WHEN..ELSE等效于一个进程体为IF..THEN..ELSE语句的进程。用进程语句描述组合电路和时序电路，有什么区别？答：组合电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关；时序电路的特点：任意时刻的输出不仅取决于该时刻的输入，而且还取决于电路原来的状态（即以前的输入）。组合电路只包含门电路；时序电路由组合逻辑电路+存储器组成。从时序电路的特点也可以看出，它的结构中必然包含有存储器，需要用其保存之前的输入。有一个比较电路，当输入的一位8421BCD码大于4时，输出为1，否则为0。试编写出VHDL程序。答：略。试编写同步模5计数器程序，有异步复位和进位输出端。答：略。编写一个“1010”序列检测器的VHDL程序。答：略。基于OuartusPrime用卫核设计FIFO缓存器，并进行仿真。。答：略。第七章VHDL设计进阶简答题分别用结构描述和行为描述方式设计JK触发器，并进行综合。答：结构：给出了电路逻辑结构的全部信息，包括元、器件及其连接；数据：给出了输入与输出之间的逻辑关系和部分结构信息；行为：仅有输入与输出之间的逻辑关系，没有一点结构信息。编写4位串/并转换程序。答：。编写4位除法电路程序。答：用VHDL编写一个将带符号二进制数的8位原码转换成8位补码的电路，并基于QuartusPrime软件进行综合和仿真。答：略。设计乐曲演奏电路，乐曲选择“铃儿响叮当”，或其他熟悉的乐曲。答：略。编写一个8路彩灯控制程序，要求彩灯有以下3种演示花型。①8路彩灯同时亮灭。②从左至右逐个亮（每次只有1路亮)。③8路彩灯每次4路灯亮，4路灯灭，且亮灭相间，交替充灭。答：略。用VHDL设计数字跑表，计时精度为10ms（百分秒），最大计时为39分59.99秒，跑表具有复位、暂停、百分秒计时等功能，当启动/暫停键为低电平时开始计时，为高电平时暂停，变低后在原来的数值基础上继续计数。答：略。第七章VHDL有限状态机设计简答题利用状态机设计一个序列检测器，检测器在有“101”序列输入时输出为1，其他输入情况下，输出为0。画出状态转移图，并用VHDL描述实现。答：略。设计一个“111”串行数据检测器。要求是：当检滩到连续了个或3个以上的“1”时输出为1，其他输入情况下输出为0。答：略。设计一个“1001”串行数据检测器。其输入、输出如下所示：输入x：000101010010011101001110101输出z：000000000010010000001000000答：略。编写一个8路彩灯控制程序，要求彩灯有以下3种演示花型。①8路彩灯同时亮灭。②从左至右逐个充(每次只有1路完)。③8路彩灯每次4路灯亮，4路灯灭，且亮灭相间，交替充灭。在演示过程中，只有当一种花型演示完牛才能转向其他演示花型。答：略。用状态机设计一个交通灯控刷器，设计要求：A路和B路，每路都有红、黄、绿三种灯，持续时间为：红灯45s，黄灯5s，绿灯40s。A路和B路灯的状态转换是：①A红，B绿（持续时间40s)。②A红，B黄（持续时间5s)。③A绿，B红（持续时间40s)。④A黄，B红（持续时间5s)。答：略。设计一个汽车尾灯控制电路。己知汽车左右两侧各有3个尾灯，如图8.20所示，要求控制尾灯按如下规则亮灭：汽车沿直线行驶时，两侧的指示灯全灭：右转弯时，左侧的指示灯全灭，右侧的指示灯按000、100、010、001、000循环顺序点亮；左转弯时，右侧的指示灯全灭，左侧的指示灯按同样的循环顺序点充：④如果在直行时利车，两侧的指示灯全完，如果在转弯时刹车，转李这一侧的指示灯按同样的循环顺序点壳，另一侧的指示灯全完。。答：略。第九章VHDL数字设计与优化简答题流水线设计技术为什么能提高数字系统的工作预率？答：流水线缩短了在一个时钟周期内给的那个信号必须通过的道路长度，增加了数据吞吐量，从而可以提高时钟频率，但也导致了数据的延时。设计一个加法器，实现sum=a0+a1+a2+a3，a0，a1，a2，a3宽度都是8位。如用下面两种方法实现，说明哪种方法更好一些。sum=((a0+al)+a2)+a3sum=(a0+a1)+(a2+a3)答：略。用流水线技术对上例中的$um1-((a0+日7）432)+a3的实现方式进行优化，对比最高工作频率。答：略。设计一个16位移位相加乘法器，其设计思路是，乘法通过逐项移位相加来实现，根据乘数的每一位是否为“1”进行计算，若为“1”则将被乘数移位相加。答：略。设计一个图像显示控制器，自选一福图徽在储在FPGA中并显示在VGA显示器上，可增加必要的动面显示效果。答：略。设计模拟乒乓球游戏：①每局比赛开始之前，裁判按动每局开始发球开关，决定由其中一方首先发球，乒乓球光点即出现在发球者一方的球拍上，电路处于待发球状态。A方与B方各持一个按钮开关，作为击球用的球拍，有若干个光点作为乒乓球运动的轨迹。球拍按钮开关在球的一个来回中，只有第一次按动才起作用，若再次按动或持续按下不松开，将无作用。在击球时，只有在球的光点移至击球者一方的位置时，第一次按动击球按钮，古球才有效。击球无效时，电路处于待发球状杏，裁判可判由哪方发球。以上两个设计要求可由一人完成。另外可设计自动判发球、白动判球记分电路，可由另一人完成。自动判发球，自动判球记分电路的设计要求如下：①自动判球几分。只要一方失球，对方记分牌上则自动加1分，在比分未达到20:20之前，当一方记分达到21分时，即告胜利，该局比赛结束：者比分达到20:20以后，只有一方净胜2分时，方告胜利。②白动判发球。每球比赛结束，机器自动置电路手下一球的待发球状态。每方连续发球5次后，自动交换发球。当比分达到20:20以后，将每次轮换发球，直至比赛结束。答：略设计一个功能类似8255芯片的电路。答：略。8、设计一个8位频率计，所测信号频率的范围为1一99999999Hz，并将被测信号的频率在8个数码管上显示出来（或者用字符型液晶进行显示)。答：略。9、设计一个8层楼房的无人管理全自动电梯控制逻辑电路，应具有如下功能：①每层楼电梯门口均设有上楼和下楼的请求开关，电梯内设有供进入电梯的乘容选择要求达到层次(1~8层）的停站请求开关。②应设有表示电梯目前正处在上升还足下隆阶段交电梯正位手哪一层楼的指示装置，③能记忆电梯内外的所有请求信号，并按照电梯的运行规则对信号分批进行响应。每个请水信号一直保留到执行后才撇除。④电梯运行规则如下：电梯处于上升阶段时，只响应电梯所在位置以上层饮的上楼情求信号，底层次次序逐个执行，直至蝦后一个请求执行完牛。然后电梯便直接升到有下楼瑞求的最高一层楼接容，开始执行下楼请求。•电梯处手下降阶段时，只响应电梯所在位置以下层次的下楼请求信号，农层次次序逐个执行，直至最后一个清求执行完牛。然后电梯便直按降到有上楼请求的最低一层楼接客，开始执行上楼请求。•一旦电梯执行完全部请求信号后，应停留在原米层次等待，有新的消求信号时，再进入运行，⑤电梯以街秒升（降）一层楼的速度运行。到达米层楼位置，指示该层次的灯点亮，一直保特到电梯达到新的一层时，该层指示灯才想灭。电梯达到有请求的层次停下时，该层次的指示灯即亮。经过约0.5秒，电梯门自动打开（开门指示灯点亮)。开门5秒后