课程设计-频率计

二、设计内容、技术条件和要求设计简易数字频率计：⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，并可对频率计置数。⑵.测频范围为0.1Hz到9999Hz。⑶.测量所需时基时间可调，分1秒和10秒两档。⑷.能连续循环测量显示，若用1秒档时要求6秒完成一个循环，其中1秒计数测量；4秒显示结果；1秒清零。然后依次循环。根据上述要求，画出电路框图、原理总图。对原理图进行仿真。在实验箱上组装、调试。5.撰写设计总结报告。摘要5.撰写设计总结报告。摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用数字电路设计了一个简单的数字频率计的过程。概述频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域。第二章整体方案设计二、方案设计与论证频率计是用来测量正弦信号、矩形信号、三角形信号等波形工作频率的仪器，根据频率的概念是单位时间里脉冲的个数，要测被测波形的频率，则须测被测波形中1S里有多少个脉冲，所以，如果用一个定时时间1S控制一个闸门电路，在时间1S内闸门打开，让被测信号通过而进入计数译码器电路，即可得到被测信号的频率fx。任务要求分析：频率计的测量范围要求为10Hz~99.99KHz，且精度为10Hz，所以有用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；要求输入信号的幅值为20mV~5V，所以要经过衰减与放大电路进行检查被测脉冲的幅值；由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路；频率计的输出显示要经过锁存器进行稳定再通过4位LED数码管进行显示。经过上述分析，频率计电路设计的各个模块如下图:2.1算法设计频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。数字频率计总体设计方案（1）译码显示（施密特整形电路）整形门控10000进制计数器1Rk[K]电路,电路CLKis计数 1S清零一基路一一晒知一—►分频电路秒脉冲 ►主控电路六进制计数器图2-2频率测量算法对应的方框图在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1S闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1S内被测信号的周期个数，即为被测信号的频但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。假设闸门脉冲宽度加至10s,则闸门导通期间可以计数5次,由于数值5是10s的计数结果，故在显示之间必须将计数值除以10.2.2整体方框图及原理输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。控制电路：控制电路里面要产生计数清零信号和锁存控制信号。控制电路工作波形的示意图如图2-5._njnjnjnjnjnjnjn__ __htlm I—I箴惠IB悬 Livv—、、锁存信号 门i被测信号n闸门信号皿清零信号v锁存信号图2-5控制电路工作波形示意图整形电路2、放大整形电路放大整形系统包括运算放大器和555构成的施密特触发电路，如下图所示。它将正弦波输入信号整形成同频率的方波。幅值过大的被测信号经分压器分压送到后级放大器，以避免波形失真。由运算放大器构成的跟随器使输入信号幅值扩展，其放大倍数为（Rf+R1）/R1。系统的整形电路由施密特触发器构成，整形后的方波送到闸门以便计数。

3、时基电路时基电路由555定时器构成的多谐震荡器实现。其作用是控制计数器的输入脉冲。当标准时间信号（1s正脉冲）到来时，闸门开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。计算：T=（R1+2R2）Cln2f=1/T=1/（R1+2R2）Cln2通过改变R1的阻值（即通过开关K选择不同的电阻）来改变T以改变频率的量程。其电路图如下所示：如图3-1所示，第一部分为555定时器组成的振荡器（即脉冲产生电路），要求其产生1000Hz的脉冲.振荡器的频率计算公式为：f=1.43/（（R1+2*R2）*C）,因此，我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆，电容取1uF.这样我们得到了比较稳定的脉冲。在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。第二部分为分频电路,分频电路2.怎样产生500Hz.1OHZ.1Hz脉冲？100分频1。电 1Q00分频EPET74160chQiQd17EPETQ江74160chQiQjLEPETQ江74160bQiQc1KHZ1H1KHZ2分频500Hz主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲，也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q3连接全下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。如图3-2所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。三级分频后信号图3-21kHz的方波分频后波形图清零信号三级分频后信号图3-21kHz的方波分频后波形图清零信号555输出信号一级分频后信号二级分频后信号门控电路门控电路待测 信号―厂二0~~—万进制计数器UjliJSuL门控信号I待测信号个数IJ 门控信号IS；I I1秒计数控制主控六进制电路

74160作为清零信号K控6进制电路(1)00100001110074160作为清零信号K控6进制电路(1)001000011100作为门控信号1秒计数Q4秒显示结果Q1秒清零译码显示5.2问题及改进在设计的555构成多谐振荡器输出的方波信号，由于电路里面使用的电容元件，在实验的时候，随着实验室里面温度的变化，输出信号的频率也会发生变化，这是造成误差的一个原因，为了在验收的时候提高测量的准确性，所以在测量前要调节电位器，把产生的方波信号接示波器，测量其输出频率，调节电位器，使输出的信号非常接近1KHz，这样的话在后面的测量中会减小误差。在调测计数显示电路的时候，在连接4511元件的时候忘记了将4511的5端接地，导致数码管无法计数，在实验的过程中，连接好电路以后，发现没反应，然后通过示波器一个一个检测元件的输入和输出信号，看看是不是和理论的一样。找出不符合理论的那部分，对照电路图进行检查修改，最后发现有的芯片的使能端没有接地，导致元件的功能没有实现。所以在连接电路的时候要细心，这也是要改进的地方。不然的话就会出现一个又一个的连接上面的问题。在最终测量频率很低的时候，那么本次电路测量频率的算法就有了一定的缺点。例如，当被测信号为0.5Hz时，其周期为2s，这时闸门的脉冲仍为1s显然是不行的。故应该加宽闸门脉冲的宽度假设闸门脉冲宽度加至10S，则闸门导通期间可计数5次，由于计数值5是10s的计数结果，故在显示之间必须将计数值除以10.加宽闸门信号也会带来一些问题：计数结果要进行除以10的运算，每次测量的时间最少要10s，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降。为了克服测量低频信号时的不足，可以使用另一种算法。将被测信号送入被测信号闸门产生电路，该电路输出一个脉冲信号，脉宽与被测信号的周期相等。再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。设置一个频率精度较高的周期信号（例如10KHz）作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。由于闸门导通时间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期T。T=时基信号周期*计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率f。这里面就提供一个思想。没有通过实践去验证。不可避免，这个算法也有它自己的缺陷。三、整体电路图的设计（详见附录A3纸）2.电路完整工作过程描述（总体工作原理）555组成的多谐振荡器产生1Hz的脉冲，经过T触发器整形成高电平时间为1S的脉冲，高电平脉冲打开闸门74LS08N，让经施密特触发器74HC14D放大整形的被测脉冲通过，进入计数器进行1S的计数。当计数结束时，T触发器的Q为下降沿，Q’刚好为上升沿，触发锁存器工作，让计数器输出的信号通过锁存器锁存显示，同时，高电平的Q’信号对计数电路进行清零，此后，电路将循环上述过程，但对于同一个被测信号，在误差的允许范围内，LED上所显示的数字是稳定的。四、实验设计总结与感悟这次做课程设计，在确定自己应做的课题后，首先做的是大量搜索自己需要的资料。数字频率计，单从名义上来说，应是一个很有意思的制作，因为它的意义很现实。根据设计要求和设计材料，我们需设计的数字频率计是一个比较简单的设计，它主要由计数器，锁存器，译码器及各种控制电路等几个部分组成。为了简便，其中的计数器选用集成芯片74LS160，锁存器选用集成芯片74LS273。但通过一番数字频率计的了解，即便现在设计的是一个比较简单的计频，但相比其它几个课程还是要复杂一些，但至始到终肯定了这个课程坚持到底。要写一个课程设计，首先就必需对它的理论作充分的了解。平常学习不扎实，甚至有时总觉得很多的东西学了没什么作用，至少现阶段没什么用，在做课程时一感觉就自己学的东西甚少。平常做电子实验也不在少数，但课程设计与在实验室做实验是两个截然不同的状况，其中后者是别人已设计好的思路，只需在做实验之前搞懂实验原理，再根据已编写的实验步骤一步一步做下来便可；而课程设计从一开端全靠自己去弄清自己需要干什么，该怎样去做。课程设计看似简单，当自己着手去做时，其实要比想象中复杂。课程设计除了要熟练掌握数字频率计的理论知识，还要明确自己的设计模式。对于毫无设计经验的人而言，最先想到的自然是通过网络渠道，搜索别人的设计方案。设计方案本没有一个固定的模式，设计要求中列写一个大致纲要，如果一致与纲要完全相同，稍感没有新意，又想创新。如此是一个很多虑的想法，既消耗时间，又不能满足自己的想法，因为课程设计本有自己的要点，是一个纯粹的技术项目，不需要太多的外在修饰。通过此次数电大型试验的设计以及调试，掌握