电子线路EDA实验上交

第三篇电子线路EDA实验信息工程学院吴友宇第三篇QuartusII平台与实验EDA实验箱组成CPLD适配器板8位7段数码显示单元点阵显示单元拨码开关单元按键单元、20M时钟源（clock）JTAG下载接口LED显示单元D/A转换单元、单片机单元、功能扩展区域、存储器单元（2864）、逻辑电平单元、电压比较器单、模拟量输出单元（蜂鸣器）、信号源、电源单元结构。电子线路EDA第三篇QuartusII平台与实验开放型实验箱组成电子线路EDA第三篇QuartusII平台与实验可编程逻辑器件Cyclone系列EP1C3T144C820M时钟源JTAG下载口电源电路AS下载口LED指示灯复位按键下载适配器电子线路EDA第三篇QuartusII平台与实验核心板交通灯显示8位共阴7段数码管8位LED显示电源开关LCD显示拨码开关按键开关点阵显示模块电子线路EDA第三篇QuartusII平台与实验核心板模数转换PS/2音频输出温度采集数模转换串口通信VGA显示电子线路EDA第三篇QuartusII平台与实验8位LED数码管a、b、c、d、e、f、g、dp段并联连接。8位LED数码管共用同一个数据口。必须采用动态扫描方式显示。8位数码管段选码并接在一起段选码并行输入位选信号输入口位选38译码器75138电子线路EDA第三篇QuartusII平台与实验时钟电路采用的是20M的有源晶振，送入FPGA的全局时钟网络。时钟输入管脚锁定p16。为了满足特定电子系统的需求，需要设计分频器将频率20M时钟变为系统所需要的时钟。20M有源晶振Oscillator

电子线路EDA实验一QuartusII开发环境入门信息工程学院吴友宇实验一QuartusII开发环境入门实验目的了解QuartusII软件及基本操作（以发光二极管LED静态显示为例）熟悉图形编辑器BlockBuilder/SchematicFile的设计输入掌握电路的编译和适配掌握电路仿真与时序分析电子线路EDA实验一QuartusII开发环境入门实验步骤设计输入软件启动电子线路EDA实验一QuartusII开发环境入门新建工程文件夹任何一项设计都是一项工程（Project），首先应为工程建立一个放置所有相关的文件的文件夹。此文件夹将被EDA软件默认为工作库（WorkLibrary），不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件必须放在同一文件夹中。电子线路EDA实验一QuartusII开发环境入门新建工程选择菜单“File”→“NewPrejectWizard”，即弹出创建工程对话框。电子线路EDA实验一QuartusII开发环境入门芯片选择——选择实验箱上的芯片Cyclone系列的EP1C6Q240C8或者7000S系列的EPM7128SLC84-15芯片；或者FPGA芯片EPFl0K20TC144-4多次点击next。当设计者看到工程文件配置信息报告时，点击Finish完成新建工程的建立电子线路EDA实验一QuartusII开发环境入门新建图形设计文件选择File/New或点击主菜单中的空白图标，进入新建文件状态电子线路EDA实验一QuartusII开发环境入门选择图形编辑器输入方式BlockDiagrams/SchematicsFiles，单击OK按钮，打开原理图编辑器电子线路EDA实验一QuartusII开发环境入门设计的输入（放置元件、标记输入/输出端口、器件连线、保存原理图、设置此项目为当前文件）。以3/8线译码器为例说明：输入端口INPUT反相器（3个）3输入与门（8个）输出端口OUTPUT电子线路EDA实验一QuartusII开发环境入门电子线路EDA实验一QuartusII开发环境入门保存原理图单击保存按钮图标，对于新建文件，出现类似文件管理器的图框，请选择保存路径、文件名称保存原理图，原理图的扩展名为.bdf电子线路EDA实验一QuartusII开发环境入门电路的编译与适配点击Assignments\Device菜单选择芯片，芯片选择选用CPLD芯片7000S系列的EPM7128SLC84-15芯片；选用FPGA芯片EPFl0K20TC144-4来实现；选用Cyclone系列的EP1C6Q240C8。选用Cyclone系列的EP1C3T144C8。在Device&PinOptions对话框中选择UnusedPins标签页进行设置，将未使用管脚设置为高阻输入电子线路EDA实验一QuartusII开发环境入门编译适配点击ProjectNavigator窗口中的Files标签下的decoder38文件单击鼠标右键，在弹出菜单中点击SetasTop-Level-Entity设置此文件为顶层文件。电子线路EDA实验一QuartusII开发环境入门编译适配启动Processing\StartCompilation菜单，或点击主菜单下的快捷键，开始编译，并显示编译结果，生成下载文件。电子线路EDA实验一QuartusII开发环境入门电路仿真与时序分析——功能仿真选择（File\New）命令，打开新建文件对话框，在新建对话框中选择OtherFiles，从中选择VectorWaveformFile，点击OK建立一个空的波形编辑器窗口。点击File\Saveas改名为decode38.vwf并保存。电子线路EDA实验一QuartusII开发环境入门电路仿真与时序分析——功能仿真添加节点选择仿真时间为电路输入端口添加激励波形保存激励信号编辑结果：使用File\Save，注意此时的文件名称不要随意改动，单击OK按钮保存激励信号波形。电路仿真。选择Processingl\SimulatorTool命令选择仿真文件decode38，然后选择功能仿真Functional，点击GenerateFunctionalSimulationNetlist生成仿真网表。同时将overwritesimulationinputfilewithsimulationresults选项打钩。点击Start开始仿真，最后点击Open打开仿真后的波形文件。电子线路EDA实验一QuartusII开发环境入门器件编程下载与硬件实现实验箱电路板上的连线器件的编程下载电子线路EDA实验一QuartusII开发环境入门用硬件描述性语言VHDL完成3-8译码器设计新建文件选择TextEditorfile点击OK生成设计项目文件，设置为当前项目键入程序保存为.vhd文件，然后进行编译适配即可。其它操作都与原理图设计输入相同。电子线路EDA实验一QuartusII开发环境入门--Asimple3to8decoderlibraryieee;useieee.std_logic_1164.all;entitydecoderis

port(inp:instd_logic_vector(2downto0);outp:outstd_logic_vector(7downto0));enddecoder;architecturebehaveofdecoderisbeginoutp(0)<='1'wheninp="000"else'0';outp(1)<='1'wheninp="001"else'0';outp(2)<='1'wheninp="010"else'0';outp(3)<='1'wheninp="011"else'0';outp(4)<='1'wheninp="100"else'0';outp(5)<='1'wheninp="101"else'0';outp(6)<='1'wheninp="110"else'0';outp(7)<='1'wheninp="111"else'0';endbehave;电子线路EDA实验二全加器设计信息工程学院吴友宇实验二全加器设计实验目的1.设计并实现一个全加器；2.掌握布尔方程的结构体编程方法；3.掌握withselectwhen结构体编程方法；4.掌握whenelse结构体编程方法；5.掌握顺序语句ifthenelse和casewhen结构体编程方法。电子线路EDA实验二全加器设计实验原理全加器输入端有：数据输入端Ai、Bi；低位进位输入端Ci-1。其输出端有和Si和向高位进位Ci。电子线路EDA实验二全加器设计其逻辑功能是低位进位输入两加数输入输出Ci-1AiBiSiCi0000000110010100110110010101011100111111电子线路EDA实验二全加器设计实验步骤1、使用并行语句——布尔方程实现全加器；2、使用并行语句——真值表withselectwhen实现全加器；3、使用并行语句——真值表whenelse实现全加器；4、使用顺序语句——真值表ifthenelse实现全加器5、使用顺序语句——真值表casewhen实现全加器。电子线路EDA实验三触发器及计数器设计信息工程学院吴友宇实验三触发器及计数器设计实验目的1.掌握用VHDL语言设计时序电路。2.用VHDL语言设计D锁存器。3.用VHDL语言设计JK触发器。4.用VHDL语言设计一个十进制可预置计数器。电子线路EDA实验三触发器及计数器设计实验原理1.锁存器。正跳沿触发的触发器的电路符号如下图所示。它是一个正边沿触发的D触发器，有一个数据输入端D，一个时钟输入端CLK和一个数据输出端Q。电子线路EDA实验三触发器及计数器设计实验原理D锁存器的真值表如下表所示。从表中可以看到，D锁存器的输出端只有在正边沿脉冲过后，输入端D的数据才可以传递到输出端Q序号数据输入D时钟输入CLK数据输出端Q1X0不变2X1不变30↑041↑1电子线路EDA实验三触发器及计数器设计2.JK触发器。带有复位/置位功能的触发器电路符号如下图所示。JK触发器的输入端有置位输入端SD（低电平有效），复位输入端RD（低电平有效），数据输入端J和K，时钟输入端CLK；输出端Q和反向输出端QB。电子线路EDA实验三触发器及计数器设计JK触发器的真值表序号输入输出SDRDCLKJKQQB101XXX10210XXX01300XXXXX411↑00Qn！Qn511↑0101611↑1010711↑11翻翻8110XXQn！Qn9111XXQn！Qn电子线路EDA实验三触发器及计数器设计3.十进制可预置计数器计数器是最常用的寄存器逻辑电路，从微处理器的地址发生器到频率计都需要用到计数器。一般计数器分为两类：加法计数器和减法计数器。加法计数器每来一个脉冲计数值加1；减法计数器每来一个脉冲计数值减1。电子线路EDA实验三触发器及计数器设计十进制可预置计数器功能表功能输入输出CLRLDCLKEPETD3D2D1D0Q3Q2Q1Q0C复位01XXXD3D2D