双绞线信息全双工远端传输技术

双绞线信息全双工远端传输技术

0展望系统的应用目的是:双绞线+本主题是为不同使用环境下的不同客户对业务的带宽和类型的需求而实现的。目的是设计一种以双绞线为通信介质的数据和话音全双工远距离传输设备。设备可因通信距离的不同对传输的业务带宽、业务种类以及话音路数进行调整。1与远端本电话网对接用户数据终端(PC机或其他)可通过本设备连接到远端的以太网,或者可通过串口与远端的数据终端进行点对点数据传输。在数据传输的同时,本端的电话机可与远端的电话机点对点通话,若远端是以中继接口接入电话网或市话网,则可与PBX电话交换网内其他用户通话。应用如图一所示。2复用技术介绍及应用对于通信系统,有可靠性和传输效率两方面的要求。而解决通信效率的最有效的方法就是提高信道的利用率。一般来说,传输设施是昂贵的,信道的容量却未必被充分利用。例如,对于一对电话线来说,通信频带一般在100kHz以上,而一路电话信号占用的频带却在4kHz以下,若采用适当措施,可使多个信号共用一根电话线。例如目前家庭常用来上网的ADSL,在电脑上网的同时,还可以用电话拨打电话并通话,这种共享技术称为信道复用技术或多路复用技术。该技术可以充分利用线路的信道容量,大大降低系统的成本。信道复用包括复合(复接)、传输和分离(分接)三个过程。传输线路的两端都设置复用器(Multiplexer)和分配器(Demultiplexer),就能进行全双工的数据传输。常见的信道复用技术有频分复用、时分复用、统计复用等。时分复用(TDM,TimeDivisionMultiplexing)就是将提供给整个信道传输信息的时间划分成若干时间片(简称时隙),并将这些时隙分配给每一个信号源使用,每一路信号在自己的时隙内独占信道进行数据传输。时分复用技术的特点是时隙事先规划分配好且固定不变,所以也叫同步时分复用。同步是数字通信中必须解决的一个重要问题。所谓同步,就是要求通信的收发双方在时间基准上保持一致,包括在开始时间、位边界、重复频率等方面的一致。DSL技术即数字用户环路(DigitalSubscriberLine)技术,是以双绞线为传输介质的传输技术系列,一般称为XDSL,“X”代表这一系列。主要包括HDSL、SDSL、VDSL、ADSL、RADSL、和G.SHDSL等。按照上下行速率对称与否,DSL技术主要分为对称和非对称两大类。G.SHDSL技术是国际电信联盟开发的一个对称DSL国际标准,采用上下行对称的传输方式。其速率可达到8.192Mbps(一对线),理论上最远传输距离可达6公里多;且G.SHDSL的速率可自动调整。和其他的对称DSL技术一样,它的目标以商业市场为主,例如远程企业接入、无线接入等。相对于传统的T1和E1的专线接入方式,G.SHDSL更快、更经济。并且G.SHDSL综合了HDSL、SDSL、HD-SL-2等技术的优点,成为一种新的国际化工业标准。3项目描述3.1种模块主要功能模块各种接口信号在本端设备的FPGA(现场可编程门阵列,FieldProgrammableGateArray)内完成数据和话音的同步时分复用,通过G.SHDSL技术将复用后的合路信号的远距离传输到远端设备,在远端设备的完成合路信号解复用,分离出各种接口信号上各自的接口,从而完成数据话音的远距离全双工传输。硬件框架如图二所示。如图二,设备方案设计中电路主要划分为十种功能模块,分别是电源转换模块、以太网接口模块、话音接口模块、串口接口模块、G.SHDSL接口模块、处理器、寄存器组、同步时分复用/解复用模块、设置开关及状态指示。同步时分复用/解复用与寄存器组均在FPGA逻辑电路内,复用/解复用模块通过寄存器组与处理器进行通信,完成两者间的工作设置参数和工作状态等信息的交互。处理器通过总线接口完成对FPGA的配置、G.SHDSL接口模块的初始化,并对G.SHDSL链路速率、主从模式及链路连接进行管理。网口接口模块、串口接口模块和话音接口模块主要完成将接口信号转换成适于传输的信号。电源转换模块主要完成交流220V及直流24V到5V工作电压的转换。设备信号流程如图三所示。以太网信号经同步串行转换后转换为同步串行的数据流,送入复用器,串口信号经时钟抽样后变为同步串行数据流,送入复用器,话音信号经A/D变换编码后成为同步串行数据流送入复用器,在复用器内根据设置,分配数据带宽,话音路数,并将数据和话音复用,复用后的合路信号经DSL调制后发送到远端,在远端接收解调后送入解复用器,根据设置从中取出话音信号和数据信号,话音信号则完成解码D/A还原成为模拟话音。数据如果是以太网,则再完成同步串行数据到以太网帧的转换送到网口;如果是串口,则直接用时钟将码流送出。3.2子帧的码流分配为实现可灵活设置线路传输数据和话音的带宽话音的路数,在FPGA同步时分复用逻辑电路设计时制订科学的帧结构是很重要的。由于同一条线路的两端的接收及发送时钟都为DSL的线路时钟,两端数据已完成了位同步,所以同步设计部分只需考虑帧同步设计。为满足设备的灵活设置业务带宽的使用需求,定义的传输帧结构见图四。设计中采用间隔式插入法来完成帧同步。这样在传输线路上数据比特流是由连续不断的复帧(MF)组成的,而每个复帧由16个子帧(F1~F16)组成,每个子帧由n个码元组成(n=线路速率/帧频-1)。每子帧内的D0位插入同步字的码元,我们定义的同步码字中包含了一个巴克码1111100110101(13位)。因为定义了16个子帧,这样按照巴克码同步字的顺序将码元逐个插入到13个子帧的D0位后,剩余还有3个子帧,我们可在这3个子帧的D0位分别插入固定的码,也可插变化的带有信息的码元。子帧里的D1~Dn位则用来传输业务数据信号。为了可设置各个业务的带宽,需对D1~Dn位进行分配,要制订规则来分配哪些位置是给数据用,哪些位置是给话音用。为了简化设计,定义数据和话音在插入码元的时候都是连续的。这样,设计中就只要定义业务在那个位置上插入和连续插入多少个。为此定义一组寄存器给处理器用,用于存放设置参数值。由于线路速率是可变的,所以在不同线路速率下子帧的码元个数是不同的。首先,需要一个寄存器用来存放在当前DSL链路速率下子帧的码元数值,即子帧帧长。为每个业务定义两个寄存器,分别用于存储该业务的码元在子帧中插入的起始位置值和连续插入的个数值。这样,通过处理器写寄存器值就可以设置各个速率下复用传输业务的带宽和话音的路数,设置时注意业务间不能重叠,并且不能超出一个子帧。按照以上设计,我们就可以实现对话音和数据在时分复用时占用的线路带宽进行分配。下面以线路速率为192kbps,要传输一路话音(64kbps),并用剩余带宽中的64kbps的速率来传输以太网信号为例来说明。192kbps时每个子帧的码元数为:线路速率/帧频=192kpbs/8kbps=24设置帧长寄存器值为24。话音数据速率为64kbps,这样在一个子帧中话音和以太网要传输要插入的码元数为:数据速率/帧频=64kpbs/8kbps=8设置的连续个数寄存器的值为8。由于D0位是用于插入同步码元或信息码Fi的,所以话音起始位置只能是1~16,值超过16则超出了一个子帧。我们设置为2。传输的以太网数据速率也是64kbps,所以连续个数寄存器的值设置为8。由于2~9这个8个位置的码元是话音数据,所以以太网业务的起始位寄存器的设置只能是10~16,假定设置为12。按以上设置,话音和以太网信号复用后的一个子帧中所包含的信息位和顺序如图五所示。其中,Bi为当前子帧应插入的同步码元(巴克码1111100110101其中的一个)或信息码,V0~V7为话音的8个码元,E1~E8为以太网的8个码元。在收端收到这些码流后,首先通过完成帧同步,帧同步通过逐位移码法检测巴克码来实现。实现帧同步后,解复用器按照发端的设置规则,从中分离出数据和话音信号,从而实现数话同传。3.3用于视频监控的ic要将网口数据与话音等业务进行同步复接,首先要将网口转换为同步的串行比特流。在设备的设计中选用了一款以太网接口转换专用芯片ASIC(ApplicationSpecificIntegratedCircuit)。该芯片是为实现在一路同步串行线路上透明传输以太网数据帧而设计的专用集成电路。可以通过1路同步串行线路实现以太网数据帧的点对点传输,支持标准的10/100M的MII(MediaIndependentInterface)接口,与少量外围电路配合即可构成一个以太网到同步串行口的转换器。3.4继电器的切换话音接口可设置为用户、环路中继两种接口。接口通过继电器来进行切换。本设备设计中没有考虑压缩编码。话音的PCM编解码芯片选用的是摩托罗拉公司的MC145481,设置为我国采用的A律PCM编解码模式。3.5工作状态指示处理器选用的是ARM7TDMI-S系列的LPC2214,具有片内RAM16kB,片内FLASH256kB,2个UART(通用异步串行收发器,UniversalAsynchronousReceiver-transmitter)。在本设备中处理器主要完成的任务有:(1)对G.SHDSL链路的初始化及管理;(2)对FPGA的配置;(3)对设备工作状态的指示;(4)对设备设置开关状态的检测。其中,对G.SHDSL链路的初始化和管理部分程序代码需占用RAM1kByte,ROM256kByte,LPC2214片内RAM有16kByte,片内FLASH(ROM)256kByte,所以ROM资源不够用,需进行外部ROM扩展。处理器还需完成FPGA的配置,查阅SPAR-TAN-Ⅱ系列FPGA数据手册中FPGA配置文件的大小,同样封装资源最多的FPGA配置文件大小为781216bit,占用ROM约为98kByte,所以配置FP-GA部分的程序代码可存放在LPC2214的片内ROM里。这样就可将该配置FPGA的程序代码与其他程序代码分开,便于设备的软件或FPGA升级,对应的处理器的boot模式也应设置为内部引导。由处理器完成的工作状态指示主要有:处理器运行指示、G.SHDSL链路状态指示以及FPGA配置成功指示,设置参数主要有G.SHDSL的速率、主从、传输业务类型、话音接口类型等,而这些指示及设置都可直接通过处理器的IO脚来完成。此外,设计中将处理器的一个UART口加RS232驱动芯片扩展为RS232串口,需要时,可将该口作为设备的管理接口,对设备进行参数设置。4软件方案的设计4.1配置程序设计设备软件采用层次结构化设计。采用ARM7高性能处理器,根据功能要求,软件设计中包含两个程序。一个是FPGA配置程序,一个是设备主控程序。在设备上电后,处理器将FPGA的配置数据写入FPGA后即终止并跳出,执行设备主控程序。两个程序为先后关系,两者间无接口关系。软件模块框架如图六所示。各模块之间通过数据缓冲区和全局变量来交互数据和控制信息。4.2g.shdsl芯片的底层驱动设备主控软件实现分为五个功能模块:DSL驱动模块、DSL链路管理模块、IO端口监控模块、参数管理模块和寄存器读写模块。(1)DSL驱动模块:主要完成G.SHDSL芯片的底层驱动,并提供与上层软件的通信接口。主要是TC-PAM编解码算法、回波抵消算法、线路增益控制等等;(2)DSL链路管理模块:完成SHDSL芯片的初始化,链路工作状态监控功能;(3)