EDA课程设计报告模板

PAGEPAGE2《电子设计自动化（EDA）技术》课程实训报告题目:数字频率计的设计姓名：**院系：应用技术学院专业：电子信息工程学号：************指导教师：徐正坤完成时间:2010年6月14日设计题目数字频率计的设计设计要求1、设计一个有效位为6位十进制数的数字频率计；2、选择一个标准时钟发生电路，为计数闸门控制电路提供一个标准8HZ信号；3、计数闸门控制电路控制6位十进制计数器在时间T1=1S内计数，计数的个数就是待测输入信号的频率，T2=1S内停止计数，并且在7/8S内保持计数值不变，显示数字频率值；4、计数器复位控制电路在每次开始计数之前的1/8S内，产生复位信号，将6位十进制计数器的上次计数值清零，为下一次从零开始计数做准备。设计过程(包括：设计方案、上机设计与仿真结果、硬件实验方案及实验结果、收获和体会)选择我们所要制作的课程设计题目；用QuartusⅡ9.0写出数字频率计的VHDL源程序代码；将程序代码编译完成后对其波形进行仿真；设置引脚后将程序下载到EP1K10TC100-3主芯片之中；进行硬件测试，检查是否还有错误，并对错误进行研究问题出在哪里，并解决问题，直到该设计的完成。成绩评定指导教师评语课程设计等级目录1课程设计题目、内容与要求…………………4页1.1设计题目…………………4页1.2设计内容…………………4页1.3具体要求…………………4页2系统设计………5页2.1设计思路…………………5页2.2系统原理…………………5页3系统实现………5页3.1VHDL源程序的具体程序和说明………5页3.2数字频率计程序中使用到得信号及其对应的管脚…12页4系统仿真………13页5 硬件验证（操作）说明………13页6 总结…………13页7参考书目……………………14页1课程设计题目、内容与要求1.1设计题目数字频率计的设计1.2设计内容数字频率计的VHDL源程序；数字频率计的仿真波形；数字频率计的硬件测试结果。1.3具体要求设计一个有效位为6位十进制数的数字频率计。频率计电路原理框图如下图所示。LED数码管驱动电路4位LED数码管4位十进制计数器待测输入信号

计数器复位控制电路计数闸门控制电路标准时钟发生电路数字频率计电路原理框图实验板上有一个标准时钟发生电路（由32768HZ石英晶体和一个14位串行二进制计数/分频器MC4060组成，提供2048HZ和8HZ时钟信号），为计数闸门控制电路控制6位十进制计数器在时间T1=1S内计数，计数的个数就是待测输入信号的频率，在T2=1S内停止计数，并且在7/8S内保持计数值不变，显示数字频率值；计数器复位控制电路在每次开始计数之前的1/8S内，产生复位信号，将6位十进制计数器的上次计数值清零，为下一次从零开始计数做准备。其时序图如下图所示。2系统设计2.1设计思路选择课程设计题目→查资料写出数字频率计的VHDL源程序代码→对程序进行全程编译→时序仿真→引脚设置和下载→硬件测试2.2系统原理用VHDL编写程序实现数字频率计控制6个十进制计数器在单位时间内计数、停止计数和清零等逻辑功能。用VHDL编写程序实现数字频率计的端口控制信号，如右图所示。其中，xclk为待测的输入信号；clk为石英晶体（32768Hz）分屏后的8Hz标准信号，作为产生1s信号的输入信号；led<7:0>为LED数码管的段码和小数点控制信号；row<2:0>数字频率计端口控制信号为位选择控制信号，决定哪一个LED数码管显示数字。该程序（文件名为freq.vhd）由8个进程组成，进程P3-P8分别描述6个十进制计数器，P2进程产生计数器的清零信号clr和计数允许信号en。3系统实现3.1VHDL源程序的具体程序和说明LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYPLJISPORT(clk:INSTD_LOGIC;xclk:INSTD_LOGIC;row:OUTSTD_LOGIC_VECTOR(2DOWNTO0);led:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDPLJ;ARCHITECTUREPLJLOFPLJISSIGNALcount0:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--1SIGNALcount1:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--10SIGNALcount2:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--100SIGNALcount3:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--1000SIGNALcount4:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--10000SIGNALcount5:STD_LOGIC_VECTOR(3DOWNTO0):="0000";--100000SIGNALcountdiv:STD_LOGIC_VECTOR(2DOWNTO0):="000";SIGNALnum:STD_LOGIC_VECTOR(3DOWNTO0):="0000";SIGNALdispcnt:STD_LOGIC_VECTOR(2DOWNTO0):="000";SIGNALclr,en,c0,c1,c2,c3,c4:STD_LOGIC;BEGINP1:PROCESS(clk)BEGINIFrising_edge(clk)THEN--当clk上升沿到来时有效countdiv<=countdiv+'1';ENDIF;ENDPROCESSP1;P2:PROCESS(countdiv)BEGINIFcountdiv="111"THEN--当clk变8次时清零1次clr<='1';ELSEclr<='0';ENDIF;IFcountdiv<="011"THEN--当clk变4次计数1次en<='1';ELSEen<='0';ENDIF;ENDPROCESSP2;P3:PROCESS(xclk,clr,en)--个位计数BEGINIFclr='1'THENcount0<="0000";ELSIF(rising_edge(xclk))AND(en='1')THENIFcount0="1001"THENcount0<="0000";c0<='0';ELSEcount0<=count0+'1';c0<='1';ENDIF;ENDIF;ENDPROCESSP3;P4:PROCESS(c0,clr,en)--十位计数BEGINIFclr='1'THENcount1<="0000";ELSIF(falling_edge(c0))AND(en='1')THENIFcount1="1001"THENcount1<="0000";c1<='0';ELSEcount1<=count1+'1';c1<='1';ENDIF;ENDIF;ENDPROCESSP4;P5:PROCESS(c1,clr,en)--百位计数BEGINIFclr='1'THENcount2<="0000";ELSIF(falling_edge(c1))AND(en='1')THENIFcount2="1001"THENcount2<="0000";c2<='0';ELSEcount2<=count2+'1';c2<='1';ENDIF;ENDIF;ENDPROCESSP5;P6:PROCESS(c2,clr,en)--K位计数BEGINIFclr='1'THENcount3<="0000";ELSIF(falling_edge(c2))AND(en='1')THENIFcount3="1001"THENcount3<="0000";c3<='0';ELSEcount3<=count3+'1';c3<='1';ENDIF;ENDIF;ENDPROCESSP6;P7:PROCESS(c3,clr,en)--10K位计数 BEGINIFclr='1'THENcount4<="0000";ELSIF(falling_edge(c3))AND(en='1')THENIFcount4="1001"THENcount4<="0000";c4<='0';ELSEcount4<=count3+'1';c4<='1';ENDIF;ENDIF;ENDPROCESSP7;P8:PROCESS(c4,clr,en)--11K位计数 BEGINIFclr='1'THENcount5<="0000";ELSIF(falling_edge(c4))AND(en='1')THENIFcount5="1001"THENcount5<="0000";ELSEcount5<=count3+'1';ENDIF;ENDIF;ENDPROCESSP8;P9:PROCESS(xclk)--动态扫描BEGINIFrising_edge(xclk)THENdispcnt<=dispcnt+'1';ENDIF;ENDPROCESSP9;P10:PROCESS(dispcnt)--选择对应位的BCD码BEGINIFdispcnt="000"THENrow<="000";num<=count5;ELSIFdispcnt="001"THENrow<="001";num<=count4;ELSIFdispcnt="010"THENrow<="010";num<=count3;ELSIFdispcnt="011"THENrow<="011";num<=count2;ELSIFdispcnt="100"THENrow<="100";num<=count1;ELSIFdispcnt="101"THENrow<="101";num<=count0;ELSErow<=NULL;num<=NULL;ENDIF;ENDPROCESSP10;WITHnumSELECT--7段数码显示led<="01100000"WHEN"0001",--1"11011010"WHEN"0010",--2"11110010"WHEN"0011",--3"01100110"WHEN"0100",--4"10110110"WHEN"0101",--5"10111110"WHEN"0110",--6"11100000"WHEN"0111",--7"11111110"WHEN"1000",--8"11110110"WHEN"1001",--9"11111100"WHENOTHERS;--0ENDPLJL;3.2数字频率计程序中使用到得信号及其对应的管脚#PACE:StartofConstraintsextactedbyPACEfromthenDesignNET“clk”LOC=“P91”；NET“xclk”LOC=“P88”；NET“row<0>”LOC=“P47”；NET“row<1>”LOC=“P46”；NET“row<2