《利用FIFO的高速数据采集系统设计方案》毕业论文

毕业设计说明书利用FＩＦO的高速数据采集系统设计吴轩昂070１0５432９吴轩昂070１0５432９机电工程学院同学姓名：学号：机电工程学院探测制导与控制技术学院:探测制导与控制技术王利专业：王利指导老师:201１年5月ﻬ利用ＦIFO的高速数据采集系统设计摘要高速数据采集存储技术在通信、航天、气象等领域中有广泛的应用。随着各领域的不断进展,对数据采集的速率及容量要求越来越高.高速数据采集主要包括数据接收与存储、串口总线应用、程序驱动等，实时、高速、连续、大量地采集存储数据。寻找一种使用便利的A/D转换器件,通过简洁FIＦＯ电路在单片机的掌握下得到性能优良的高速数据采集系统,是本次设计的目标。本文介绍了本项讨论目标与总体现状，在国民经济中的有用价值。正文部分给出了系统设计中利用单片机掌握下的ＦIFO电路的必要的理论分析及实验装置。最后总结了本次的设计工作，指出进一步讨论的方向。【关键词】：高速数据采集,A／D转换,FＩＦO,单片机ﻬHiｇｈ－speｅdＤatａAcｑuｉsitｉｏｎ＆StorａgeＳysｔemuｓingFIFOAbstrａctHigh—speｅdｄataａｃｑuisiｔioｎ＆storaｇesyｓｔemsiｓwiｄeｌｙusｅdｉnｍaｎyｆiｅlｄｓsuchaｓｃommｕnｉｃａtiｏｎ,ｎavigａｔiｏnａndmeｔeorｏｌoｇy.Asｔｈｅdevｅlopｉngofｔｈesｃｉeｎceｔｅcｈnｏlｏgyinmanｙfiｅｌｄs，datａstoｒaｇeｓｙsteｍsｏｆｈigｈ－ｓpｅｅdandlarｇｅcapacityhavebeeｎincｒeasｉｎｇlyfocｕsed。Hiｇh—ｓpｅeddatａacquｉsｉtion＆storagesｙstemsｉｎvｏlveslotsofkｅytecｈnologｉessuchasｄａｔaａcqｕｉｓitionａnｄsｔoragｅ,ｃompuｔerbｕsａｐplicatｉonanddｒｉverprogrａｍming,ｗithｍａnyｃrｉｔicaliｓsuesｓuchａshigh-ｓpeeｄ，reａｌ-time,lａrgecapacitｙaｎdｃontinuation。Ｄｅsiｇｎｉngahighpeｒfｏrmancｅｈigｈ－ｓpeｅddatａacｑｕisiｔionsysteｍusinｇA／DcoｎｖerｓioｎｃｈiｐandeasyFIFＯ-ciｒｃuｉtundｅrｃonｔrolｏｆamiｃｒocontrolｌeriｓthetaｒｇetoｆtｈiｓdeｓｉｇn。Tｈepurｐose,thesituａtiｏnoｆcurrentdatａａｃqｕｉsｉtｉoｎfｉelｄ，andｉｔsvalｕeinｏuｒsoｃｉａlｅconomｙisdｉsｃusseｄ。Ｉｎthｅｍａｉnｐassage,thｅｎｅcｅssaryｗaｙbｙusiｎgaＦＩFＯｗｉthamicrｏｃontｒolｌｅｒtoanalｙsｉsａnｄｔesｔｉｎgｉsgiｖｅn。Tｈeｇenerａlworkoｆthisｐａperiｓｓumｍaｒｉzeｄ，ａnｄthｅｆurtherｒｅｓｅａｒchdirecｔｉｏnispointｅｄｏutａtｌast。【Keyｗords】:Hiｇｈ－spｅｅｄｄaｔaacquisiｔion&storａge,A/Dconｖｅｒｓion，FIＦO,mｉcｒｏｃontrolｌer中北大学2011届毕业设计说明书第页1引言1．1讨论背景与意义随着计算机的广泛应用及微电子学的高速进展,数字系统已广泛应用于国民经济、国防建设与科学实践等各个领域.与模拟系统相比,数字系统精度高、稳定性好,但是只能处理离散数字信号。而大部分传感器输出的仍是电压、电流等模拟信号，因而需要将其转换为便于处理、存储的数字信号。数据采集系统便应运而生。数据采集是指将温度、压力、位移、流量等模拟信号转换、采集成数字信号后,由计算机存储、处理、显示的过程。相应的系统就称为数据采集系统。数据采集技术是当今信息科学一个重要的分支,它与接感器技术、信号处理技术、计算机技术共同构成了现代检测技术的基础。它在信号处理系统中也占有着重要地位,它是联系着前端与后端的桥梁，数据采集摸块的精度、稳定性及速度将会直接影响到整个系绞的性能。所以数据采集系统主要任务简略说是,采集传感器输出的模拟号并转换成计算机能识别的数字量,送入计算机,依据不同需要而由计算机进行相应计算与处理,得到所需的数据，同时将得到的数据显示或进行打印，以实现对某些物理量的监视。随着科技与信息技术不断进展,使得信息的采集、传输及存储的速度不断提高，存储的容量不断增大。在气象、雷达、天气预报、航天航空和通信等多个领域,都要求的数据存储的实时性强、速率高、稳定性好，所以高速大容量数据存储系统前景宽阔.目前的数据存储系统多数还是只是基于传统ＰC结构，而这种结构在存储容量的扩展性、存储的速度、牢靠性、容错性方面都还有很大的不足。对于很多的行业，传统的设备已经无法满意需求。而一些高端领域中基于服务器的磁盘阵列等等的数据存储,主要应用在电信、金融等民用领域,存储的速率虽然较高，价格却也是极其昂扬的。1．2讨论与进展现状现在常用的采集方式是通过数据采集板卡实现数据采集，该实现方法通常适用于规模较简洁的采样掌握场合。对于一般的场合通常采纳功能比较单一的仪器设备,即时采集显示,再通过阅历或做数字信号处理进行分析.采纳板卡方式的数据采集系统不仅安装麻烦、易受机箱内环境的干扰，而且容易受计算机插槽数量和地址、中断资源的限制.这些采集系统,一般结构比较简洁,成本较高。数据采集卡进展到现在，已经在速度和接口方式上有了很大的改进，市场上速度已经突破了500ＭHz，接口方式也已拓展到IＳA、PＣI、ＵＳＢ、PＸI等多种接口.目前国内市场主要由国外公司主导,高速采集卡方面尤为如此。市场上的此类产品多出自NEＦF、ＩOTECH、ＩN、ＨＰ、TEK、ZONIＣ和VＭIC等知名外国公司。国内公司的产品与国外的有很大差距。目前在工业生产和科学讨论的各行业中,绝大多数还是利用PC或工控机对各种数据进行采集，如液位、温度、压力、频率等。其中一般都采纳单片机，而单片机已从４位、８位、16位在向32位进展，对大多数场合来说已经能满意要求了，由于单片机也有很多优点，如价格比较低廉、结构简洁、接口扩展能力强，但有个很明显的缺点就是数字运算能力差，在一些要求对信号的数字处理比较简洁的领域,就显得力不从心了.ﻬ2设计原理与基本思想2.1硬件原理目前数据采集系统结构有两种:微机型数据采集系统和集散型数据采集系统。微机型数据采集系统系统结构框图如图２—１所示。由图知，主要由传感器、模拟多路开关、程控放大器、采样/保持器、A／D转换器、计算机及外设等部分组成：图２-1微机型计算机数据采集框图本次毕业设计的任务与要求是利用单片机与缓存FＩＦＯ实现高速数据采集,且数据采集速率不低于１０0KBS,属于微机型数据采集系统。由上图的原理可知,一个数据采集系统必须拥有的模块,就是模数转换模块、数据传输模块、数据存储模块及掌握电路部分.而对于一个高速数据的采集,则对采集系统的性能提出了更高的要求。首先，模数转换模块必必要适应高速输入下的实时转换,采样速率要高,转换速率要快，并且要有工作在高频信号中的抗干扰能力;其次，为解决一般非易性存储器的写入速率低与数据采样速率高的不匹配问题，需要在两者之间加入一个容量足够大的缓冲装置，此缓冲装置要求能以高速率不断写入，并以可掌握的速率写出,自身容量足以使采集的信号完整而不失真。综合本次毕业设计给出的要求，和上述基本原理框架，则可设计出本人的原理结构如图2-2:图2-２原理框图2。２软件原理由于要使用单片机的掌握信息来维持系统的正常运行,所以对单片机的编程成了软件部分设计的主要工作内容。在Kｅｉl中使用C语言编写程序，通过编译后产生。ＨEＸ文件，再通过STＣ_ISP软件下载到单片机中，使单片机随固定的程序运行,发挥信号掌握作用.系统使用单片机实现对高速ADC的工作及ＦIFO的读写进行时序掌握，为了演示信号，有单片机直接将FIＦO中数据一边读取,一边通过串口直接传送至PC，通过PC端串口调试助手软件的人机界面显示数据，并存入指定位置的．ＴＸT文件中.

3模数转换模块设计模数转换模块，是数据采集系统的基础与前提部分。正是有了模数转换部分，形形色色的模拟量世界才能得以变成在工业上机器（计算机）所能识别的数字量,也正是如此,当今日新月异的电子科学才有了在生活中的广泛应用。模数转换模块的设计,主要就是模数转换器，即AＤC芯片的选用与设计。3.1ＡDＣ简介模数转换过程包括量化和编码。量化是将模拟信号量程分成很多离散量级，并确定输入信号所属的量级。编码是对每一量级安排唯一的数字码，并确定与输入信号相对应的代码.模数转换的方法很多，从转换原理来分可分为直接法和间接法两大类。直接法是直接将电压转换成数字量。它用数模网络输出的一套基准电压,从高位起逐位与被测电压反复比较，直到二者达到或接近平衡。这种直接逐位比较型(又称反馈比较型）转换器是一种高速的ＨYPＥRLINＫ"htｔｐ:/／bａike．baｉ／view／1０74707．htｍ"\t”＿bｌank”数模转换电路，转换精度很高,但对干扰的抑制能力较差,常用提高数据放大器性能的方法来弥补。它在计算机接口电路中用得最普遍。间接法不将电压直接转换成数字,而是首先转换成某一中间量,再由中间量转换成数字。常用的有电压—时间间隔（V/Ｔ)型和电压－频率(V/Ｆ)型两种，其中电压－时间间隔型中的双斜率法（又称双积分法)用得较为普遍。３.2AＤC的分类下面简要介绍常用的几种类型的ADＣ:积分型(如ＴＬC7１35）逐次比较型(如TＬＣ08３１）并行比较型/串并行比较型（如ＴＬC5510）并行比较型ＡＤ采纳多个比较器，仅作一次比较而实行转换，又称Flａsｈ(快速）型.由于转换速率极高，n位的转换需要2ｎ—１个比较器,因此电路规模也极大，价格也高，只适用于视频AD转换器等速度格外高的领域。串并行比较型AD结构上介于并行型和逐次比较型之间,最典型的是由2个n/2位的并行型AD转换器协作DA转换器组成，用两次比较实行转换，所以称为Hａｌfflaｓｈ(半快速)型。还有分成三步或多步实现AD转换的叫做分级型ＡD,而从转换时序角度又可称为流水线(Pｉpelineｄ）型ＡＤ，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。Σ—Δ调制型（如AD７７0５）电容阵列逐次比较型（如AＤ７641）压频变换型(如AD65０）3。3ADＣ的主要技术指标（1）分辩率（Resolｕtioｎ)指数字量变化一个最小量时模拟信号的变化量,定义为满刻度与2n的比值.分辩率又称精度，通常以数字信号的位数来表示。(2）转换速率（ＣonｖersionＲａｔe)指完成一次从模拟转换到数字的AＤ转换所需的时间的倒数。（3）量化误差(QｕaｎtizinｇEｒror）由于ＡD的有限分辩率而引起的误差，即有限分辩率ＡD的阶梯状转移特性ＨＹPERLＩＮK＂http：/／ｂaｉｋe.bａｉdu．ｃom/ｖiew／４00.ｈｔm＂＼t”_bｌank”曲线与无限分辩率ＡD(抱负AD）的转移特性曲线(直线)之间的最大偏差。（４）偏移误差（ＯｆfsｅｔＥｒｒｏr）输入信号为零时输出信号不为零的值，可外接电位器调至最小。(5）满刻度误差（FｕllＳcａleEｒｒor）满度输出时对应的输入信号与抱负输入信号值之差.（6）线性度（Lineaｒity）实际转换器的转移函数与抱负直线的最大偏移，不包括以上三种误差。其他指标还有：肯定精度(AbｓoluteＡｃcuracｙ），相对精度（RｅlativeAｃcｕｒａcy）,微分非线性,单调性和无错码,总谐波失真（TotalＨaｒmｏnｉcDiｓtotorｔiｏn缩写THD）和积分非线性.３．4采样原理3。4.１Nyqｕiｓｔ采样定理Nyquｉsｔ采样定理,也即低通信号采样定理,是最基本的信号采样理论.设有一个频率带限信号x(ｔ），其频带限制在（0,fn）内，如果以不小于fs=２fｎ的采样速率对x(t）进行等间隔的采样，得到时间离散的采样信号ｘ(n）＝x(ｎTs)（其中Ｔs=1／fs，称为采样间隔)，则原信号x(ｔ）将被所得到的采样值x（n）完全地确定。由上述Ｎyquist采样定理可知,如果以不低于信号最高频率两倍的采样速率对带限信号进行采样,那么所得到的离散采样值就能精准的确定原信号。即只要满意：wｓ≥２wｈ或fｓ≥2fｈ由上式可以看出，当ｆｓ≥2fh时，定理适用，但是ｆs＜2ｆh就不合适了，实际场合中的被采样信号越来越高，而采样率是有限的，为正确采样，此时用到如下定理.3。４。２带通采样定理带通采样定理，对一个频带内的信号采样。设有一个频率带限信号x（ｔ）,其频带限制在(fｌ，fh)内，如果其采样速率fs满意:式中,n取能满意fｓ≥2（ｆｈ—fl）的最大正整数（0，１，２，３，…),则用fs进行等间隔采样所得到的信号采样值x(nＴｓ）能精准的确定原信号ｘ(t).上式用带通信号的中心频率f０和频带宽度B也可表示为:式中，ｎ是能满意fs≥2B（Ｂ为频带宽度)的最大正整数。当频带宽度B肯定时，为了能用最低采样速率即两倍频带宽度速率（ｆs=2B）对带通信号进行采样,带通信号的中心频率和频带宽度满意下列关系式:也即信号的最高(或最低)频率是带宽的整数倍，其频谱图如下图3—1所示：图3－１带通信号的频谱如图(ｂ)所示（图中只画出了正频率部分，负频率部分是对称的)。也就是说位于图（b)任何一个中心频率为f０n（n=０,1，２，３，…）带宽为B的带通信号均可以用同样的采样频率fs=2B对信号进行采样，这些采样均能表示位于不同频段（中心频率不同）的原信号ｘ0(t），x1(ｔ）,ｘ２（t）……３。5ADC的选型A／Ｄ转换器的选择是至关重要的。依据参数所选择的A/D转换器应能确保模拟信号在数字位流中被精准地表示，并供应一个具有任何必需的数字信号处理功能的平滑接口，这一点很重要.３.5.1选型参数对终端系统要求的清楚了解将简化A／D转换器的选择过程。在某些场合,它可以把所需考虑的选择参数限制为屈指可数的几个.在选择高速A／D转换器时,设计师必须考虑下面几个因素：ﻫ●终端系统的要求ﻫ●成本ﻫ●分辨率或精度ﻫ●速度

●性能速度与分辨率的关系：(１)目前的高速A/D最初是按速度和分辨率进行分类的。转换器的速度是指Ａ／D能够进行转换的取样速率或每秒的取样数量.对于高速A/Ｄ来说，速度以百万取样每秒(Mｓpｓ）为计量单位.（2)分辨率是指转换器能够复制的位数精度:分辨率越高，则结果越精确。分辨率以位来计量。目前市场上的高速A／D的分辨率为8~１6位,速度为２～４Gsｐs.速度和分辨率始终是一对冲突。分辨率的增加通常会导致可实现速度的降低。一旦确定了合适的速度/分辨率组合，设计师仍然能够从市场上的几百种Ａ/Ｄ中选出最合适的一个。对终端应用更为深化的了解将揭示对附加性能的要求。用于评定高速A/D的最常用性能参数如下:ﻫ●信噪比（SＮR）ﻫ●信号与噪声加失真之和之比（SＩＮAＤ）ﻫ●无寄生动态范围(SＦDR）ﻫ●差分线性误差（DNL或ＤLＥ）ﻫ●积分线性误差(IＮL或ＩＬE）ﻫ●有效位数(ENOB）ﻫ●增益误差

●功耗3.5．２选择AＤC综上所述,在本次设计中，本人选择的高速ＡＤＣ为TＬＣ5510。下面将简略介绍ＴLＣ５510的性能与使用方法。３。6高速ＡD转换器ＴLC55103.6．１概述TLＣ５510是美国TＩ公司生产的新型模数转换器件（ADＣ）,它是一种采纳ＣMＯS工艺制造的8位高阻抗并行A/D芯片，能供应的最小采样率为２０MSPS。由于ＴLＣ551０采纳了半闪速结构及CMOS工艺，因而大大削减了器件中比较器的数量,而且在高速转换的同时能够保持较低的功耗。在推举工作条件下,ＴLC５510的功耗仅为1３0mW。由于TLC5５１０不仅具有高速的AＤ转换功能，而且还带有内部采样保持电路,从而大大简化了外围电路的设计；同时,由于其内部带有了标准分压电阻，因而可以从+5Ｖ的电源获得2Ｖ满刻度的基准电压。TLＣ5５１0可应用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。3.６。2引脚说明TLＣ5５１0为２4引脚,ＰＳＯP表贴封装形式(NS)。其引脚排列如图３－2所示,各引脚功能如下(图3－3):AGNＤ：模拟信号地;ANAＬOGIＮ：模拟信号输入端；CＬＫ:时钟输入端；DGND：数字信号地；D1—D8：数据输出端口。D１为数据最低位，D８为最高位；／ＯＥ：输出访能端。当OＥ为低时，D１—D8数据有效,当OＥ为高时，D1-D8为高阻抗；ＶDＤA：模拟电路工作电源；ＶDＤD：数字电路工作电源;ＲEＦＴS:内部参考电压引出端之一，当使用内部电压分压器产生额定的２Ｖ基准电压时,此端短路至ＲＥＦT端；REＦT：参考电压引出端之二;RＥFB:参考电压引出端之三;REFBS：内部参考电压引出端之四,当使用内部电压基准器产生额定的2V基准电压时，此端短路至ＲＥFＢ端.图3－2ＴLＣ551０引脚排列图３-3TＬC5510引脚功能３.６.3内部结构TＬＣ５5１０的内部结构如图3－4所示，由图中可以看出：ＴＬC5５１０模数转换器内含时钟发生器、内部基准电压分压器、１套高4位采样比较器、编码器、锁存器、2套低4位采样比较器、编码器和１个低4位锁存器等电路。TLC55１0的外部时钟信号CLK通过其内部的时钟发生器可产生3路内部时钟,以驱动3组采样比较器。基准电压分压器则可用来为这3组比较器供应基准电压。输出A/D信号的高4位由高4位编码器直接供应，而低4位的采样数据则由两个低４位的编码器交替供应.图3－4ＴLC5510内部结构框图3.6．4工作过程TLC5510的工作时序见图3－5。时钟信号ＣＬＫ在每一个下降沿采集模拟输入信号.第Ｎ次采集的数据经过２。５个时钟周期的延迟之后,将送到内部数据总线上。在工作时序的掌握下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到高比较器块和低比较器块,高比较器块在其次个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压.低比较块在第三个时钟周期的上升沿的最后确定低位数据。高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第N次采集的数据经过2。5个时钟周期的延迟之后,便可送到内部数据总线上。此时如果输出访能ＯＥ有效，则数据便可被送至8位数据总线上。由于CＬＫ的最大周期为５0ｎs,因此，ＴLC５510模数转换器的最小采样速率可以达到２０MSＰS。图3—5ＴＬC５５10读写时序３。6。5外围电路其说明书中给出的标配应用外围电路如下图3－６:图3-6TLC5５１0标准外围电路在实际应用中，接口电路会依据实际情况作相应的转变与调整，以适应工作环境与目标的要求。ＴLＣ５510可使用外部和内部两种基准电压连接方法。其中外部基准电压从引脚ＲEＦＴ和REFB接入,并应满意：VREFB+2Ｖ≤VREF≤ＶDDA0≤VREＦＢ≤VREFＢ－２Ｖ２Ｖ≤VRＥFT—VREFB≤５V对于从零电平开头的正极性模拟输入电压，ＲEFB应当连接到模拟地AGND。ＶREFT的范围为２V～5Ｖ。如果要简化电路，可利用TLＣ55１0的内部分压电阻从模拟电源电压VDＤA上取得基准电压。在此设计中,选用ＴLＣ５510的内部基准方式，同时，将RＥFＢS端与AGＮＤ，而将REFＴS与VＤＤＡ端相连,同时将REFBS短接至RＥＦB端,REＦＴＳ短接至ＲEFT端来获得２V基准电压,如图3—７：图3-7TLC5510使用内部基准综合上述,在本人的系统设计中,在5V供电系统中也将使用ＴLC５510的内部基准,并将其外围接口电路设计为如下图３-8:图３—８ＴＬＣ５510外围接口电路磁珠专用于抑制HYPEＲLIＮK”ｈｔtｐ：//bａｉke.bａｉdu．ｃｏm／vｉew/54338.htｍ”\ｔ＂＿ｂlaｎk＂信号线、电源线上的高频噪声和尖峰干扰，还具有汲取静电HYＰＥRLＩNK＂ｈｔtｐ：／/bａike．baｉdu。coｍ/vｉｅｗ／107４14.hｔm"\t”_blaｎk”脉冲的能力。磁珠是用来汲取超高频信号,象一些RF电路,PLＬ，HＹPERLINK"hｔtｐ：//bａiｋe.ｂaidu．cｏｍ/view/6９3７２2.hｔｍ"\t"_blank＂振荡电路，含超高频存储器电路（DDRSDRＡＭ,ＲＡMBUS等)都需要在电源输入部分加磁珠。图中的ＦB１～ＦB3为高频磁珠,模拟供电电源ＡVＤD经FB1~FＢ3为三部分模拟电路供应工作电流，以获得更好的高频去耦效果。C1~C７为7个0。1uＦ的瓷片电容,C8～C14为7个4．7ｕF的电解电容,它们的作用都是尽可能地消除干扰信号.在对ＴＬC5５１０的设计应用中，有以下需要引起足够注意：（１）为了削减系统噪声，外部模拟和数字电路应当分离,并应尽可能屏蔽。（2）由于TLC55１０芯片的ＡＧND和ＤＧND在内部没有连接,所以，这些引脚需要在外部进行连接.为了使拾取到的噪声最小,最好把隔开的双绞线电缆用于电源线。同时,在印制电路板布局上还应当使用模拟和数字地平面。（3）ＶDＤA至AGND和VDDD至DＧND之间应当分别用1ｕＦ电容去耦,推举使用陶瓷电容器。对于模拟和数字地，为了保证无固态噪声的接地连接,试验时应当当心。（４）VDDA、ＡＧND以及ANＡLＯGIN引脚应当与高频引脚CLK和D0~D7隔离开。在接电路时，ＡＧND的走线应当尽可能地放在ＡNＡLＯGIＮ走线的两侧以供屏蔽之用。（5）为了保证ＴＬC5510的工作性能，系统电源最好不要采纳开关电源.ﻬ4FIFO缓冲模块设计缓冲模块，是整个系统中的核心模块,它是系统的中枢部分.利用缓冲是整个高速数据采集系统设计的基本依据思想。由于微电子技术的飞速进展,新一代FIＦＯ芯片容量越来越大，体积越来越小，价格越来越廉价。作为一种新型大规模集成电路,FIFO芯片以其灵敏、便利、高效的特性,逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中作为缓冲器件得到越来越广泛的应用。4.１FIFO存储器简介FIFＯ是英文FｉrstInＦｉrｓtOuｔ的缩写,是一种先进先出的数据缓存器，没有外部读写地址线,但只能挨次写入、读出数据，其内部读写指针自动加1,不能决定读取或写入某个指定的地址。FIFO一般用于不同时钟域之间的数据传输。对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的FIＦＯ是由寄存器阵列构成的,零导向传输结构的FＩFＯ是由具有读和写地址指针的双口ＲAM构成,如图4-1：图4－1ＦIFO框图4．2FIFＯ的选型４．２．1FＩFＯ的一些重要参数FIFＯ的宽度：ＴＨＥWIＤTH，指的是FIＦO一次读写操作的数据位。FIFＯ的深度:THEＤEEPＴＨ，指的是FIＦＯ可以存储多少个N位的数据(如果宽度为N).满标志:FIＦO已满或将要满时由ＦＩＦO的状态电路送出的一个信号，以阻止FIＦO的写操作连续向FIＦＯ中写数据而造成ＨYPＥＲLＩNK＂hｔｔp：//bａiｋｅ。baｉdｕ．cｏm／ｖiew/9845２．ｈtm"＼t"_blａnk＂溢出（ovｅrflow）。空标志:FIＦＯ已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFＯ的读操作连续从FＩFＯ中读出数据而造成无效数据的读出（unｄｅrflow)。读时钟:读操作所遵循的时钟,在每个时钟沿来临时读数据。写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据.读指针:指向下一个读出地址。读完后自动加1。写指针：指向下一个要写入的地址的,写完自动加1。读写指针其实就是读写的地址，只不过这个地址不能任意选择，而是连续的.4.２。2选择型号依据ＦＩFO的一些重要参数,及本次设计的目标要求，现选择芯片型号为AL422B,作为数据缓冲模块的FＩFO器件.以下简略介绍这一芯片.4．3FＩFO存储器AL4２2ＢＡL４２２Ｂ是一种视频帧存储器,存储容量为3８4k×8bits，存储器结构为先进先出（FIFO），其接口格外简洁。下面来介绍它的性能特点及应用领域。４．3．1概述AＬ422B是由AvｅrＬoｇｉｃ公司推出的存储容量为３Ｍbits的视频帧存储器,由于目前1帧图像信息通常包含64０×480或720×480个字节,而市面上很多视频存储器由于容量有限只能存储１场图像信息,无法存储１帧图像信息。AL4２２B由于容量很大,可存储１帧图像的完整信息,其工作频率达50MＨｚ。该芯片的主要特点如下:存储体为384k×8ｂitsＦIＦO。支持ＶGA，CCＩR，NTSC，PAL和HDTV分辨率。（３）独立的读／写操作(可接受不同的I／O数据率）.（4)高速异步串行存取。(5)读写时钟周期为20nｓ。（６）存取时间为１5ｎs。（７)内部ＤRＡＭ自行刷新数据.(８)输出访能掌握。(9)工作电压可为5Ｖ或3。３Ｖ。（１0)标准２8脚ＳOP封装。4。３.2引脚说明其ＳＯP封装的２８引脚在芯片上排列方式如下图4-2：图4－2AＬ4２２B引脚排列其各引脚功能如下图4－3：图４-3ＡL422B引脚功能4。３．3使用方法初始化：上电后,分别给／WRST和／ＲRST各0.1mｓ的初始化脉冲，使AＬ422Ｂ初始化。复位操作：通常，复位信号可在任何时候给出而不应考虑/WE,／RE及/OE的状态，但是它们仍然要参照时钟信号的输入情况，使它们满意建立时间和保持时间的要求。如果在禁止时钟周期内给出复位信号,必必要等到允许周期到来后才会执行复位操作。当/WRＳT和/RRST均为低电平常,数据的输入和输出均从地址０开头.写操作:当/ＷＥ为低电平常，在ＷＣK信号的上升沿,数据通过DI７—ＤI0写入到写寄存器,参照WＣＫ的输入周期，写入的数据须满意建立时间和保持时间的要求。当/WＥ为高电平常，写操作被禁止,写地址指针停在当前位置上;当/WE再次变为低电平常，写地址指针从当前位置开头。读操作:当／RE和／ＯE均为低电平常,在RCK信号的上升沿,数据由DＩ7—ＤI0输出。当/ＲE为高电平常，读地址指针停在当前位置上；当／RE再次变为低电平常,读地址指针从当前位置开头。执行读操作时,／OＥ须为低电平，如／OE为高电平，则数据输出端均为高阻态,且读地址指针仍然同步加1./RＥ和／OＥ须参照ＲＣK的输入周期，满意建立时间和保持时间的要求。由于其全部的寻址、刷新等操作都由集成在芯片内部的掌握系统完成，内部功能框图如图４—4：图4－4AL422B内部功能框图ＡL4２2B的工作时序图：各时序如下图４—５至图4-11:图4－５AL４22B时序图，／WRST图４—６ＡL4２2Ｂ时序图，／RＲＳT图4－7ＡL４２2Ｂ时序图，／ＲE图4—８AＬ４22B时序图，/OＥ图4－９AL4２2B时序图,/WE图4—10AL４2２B时序图，/ＲE，/ＲRＳT图4-11ＡL４22B时序图，／ＷE,／WRSＴ4.３.4应用范围AL422B的应用格外广泛，主要有以下几个方面:(1）多媒体系统;(2)视频捕获系统；(3）视频编辑系统；（４)扫描率转换器；(5）电视画中画;（6）时基校正；（7)帧同步器;（8）硬盘录像机;(9）通信系统中的缓冲器；(10)多画面处理器。４。４．５注意事项以上介绍了视频帧存储器AL４2２B的性能特点及应用情况。其实微处理器和AＬ４２2B的接口很简洁，通过编写软件，供应相应的掌握信号,便可将数字信号写入ＡＬ422B暂存，在需要时再读出。使用该芯片时，必须注意以下两点：建议在任何时候保持WCK和RCＫ的频率至少为1MＨz，WＣK和RCK中频率较高者将作为内部DRＡM的刷新时钟信号，因而ＷＣK和RＣK信号必须始终有；当需要无规章的I/Ｏ操作时,可利用/WE或／RE来掌握数据的读写。（2）在/RRST信号的上升沿，／ＲＥ必须为高电平，不能为低电平。4。4。6接口电路数据输出端DＯ0-DＯ7的外部负载电路如下图4-1２:图４-12AＬ4２2B的ＤO端外载供电端口VＤD、DEＣ的接口电路，在５V配置工作电压及3．3Ｖ配置工作电压下的外接负载分别如下图4—１３和图4－１４:图4—１3AＬ４2２B供电端外载，5V电源图４—１４AＬ422B供电端外载,3。3V电源整体参考接口电路如下图４—15：图4-15ＡL42２Ｂ参考接口电路由于本系统采纳5V供电方式,所以供电端采纳图４-8－１接口方式；芯片上/WRＳＴ，／RＲSＴ，／WE，/OE，/RE端均由单片机掌握，读、写时钟不同步.ﻬ５串口模块设计在本设计中，之所以需要串口模块，只是为了将FIFO模块中缓冲存储的数据，通过单片机与PC机的串口传送给PC,在显示器上用软件显示十六进制的数据，并写入电脑硬盘（电脑上的一个。ＴXT文件）中。５。1串行通信基本知识5.1．1异步通信串行通信有两种基本通信方式：异步通信和同步通信。在异步通信中,数据是一帧一帧(包括一个字符代码或一字节数据)传送的,每帧都有完整的数据格式，如下图５—１:图5—1异步通信方式5。１.2ＭCS—51串行口的结构MＣS－5１有一个可编程的全双工串行通信接口，可作为通用异步收发器ＵＡＲT，也可作为同步移位寄存器。它的帧格式有８位、１０位和1１位，可以设置为固定波特率和可变波特率,给使用者带来很大的灵敏性。89C51通过引脚ＲＸD（P３。０，串行数据接收端）和引脚TXD（P3。1，串行数据发送端）与外界进行通信。其内部结构如下图５—2所示,有两个物理上独立的接收、发送缓冲器SBＵＦ，它们占用同一地址99H，可同时发送、接收数据.发送缓冲器只能写入不能读出，接收缓冲器只能读出不能写入:图５-２串行口内部结构示意简图８9C5１串行口是可编程接口,对它初始化编程只用两个掌握字分别写入特殊功能寄存器ＳCON（9８H，如下图5-3所示)和电源掌握寄存器PCOＮ（８7Ｈ）即可。图5－3串行口掌握寄存器SCOＮ5.289Ｃ51串行口的4种工作方式5．2.14种工作方式依据需要,89C5１串行口可以设置４种工作方式，可有８、1０、11位帧格式,方式的选择由SM０、ＳM1实现。现简要介绍下要用到的工作方式1:串行口方式１——10位UARＴ方式１以1０位为一帧传输，设有1个起始位（0)，8个数据位和1个停止位（1）。其帧格式如下图５—４：图５-４方式1帧格式方式1真正用于串行发送或接收,为10位通用异步接口。TＸD引脚发送数据，ＲXD引脚接收数据。数据传输波特率由T１的溢出率决定，可用程序设定。在接收时,停止位进入SCON的ＲB8。串行口方式1的发送和接收时序如图5-5所示:图5-5方式1发送和接收时序接收有效的两个条件:（1）RＩ＝0。即上一帧数据接收完成时,ＲI=１发出的中断恳求已被响应,SBUＦ中数据已被取走。由软件使RI＝0，以便供应“接收ＳBＵF已空"的信息.（2）SM2=0或收到的停止位为1（方式1时，停止位进入RB８）。满意上述两个条件，将接收到的数据装入串行口的ＳBUF和RB８（RＢ8装入停止位），并置位RI，通知CPU取数据；如果不满意,接收到的数据不能装入SＢUF,这意味着该帧信息将会丢失。５.２.2波特率的设定在串行通信中，要求收发双方接收和发送数据的波特率必须全都。通过软件对MCＳ—５1串行口编程可约定四种工作方式。其中，方式０和方式２的波特率是固定的;而方式1和方式３的波特率是可变的,由定时器T１的溢出率来决定（T1每秒溢出的次数)。串行口的四种工作方式对应着三种波特率。由于输入的移位时钟来源不同,因此，各种方式的波特率计算公式也不同.现简要介绍方式1波特率的产生及计算方法。方式1和方式3的波特率：方式1和方式３的移位时钟脉冲由定时器T1产生，如图所示.因此，ＭＣS－5１串行口方式1和方式３的波特率由定时器T1的溢出率与SMOD值共同决定。即:方式1、方式３波特率≌（2ＳMOD/3２)×T1溢出率，如下图5－６：图5—6方式1、3波特率的产生其中，Ｔ１溢出速率取决于T1的计数速率（计数速率≌fｏｓc／1２)和T1预置的初值。其中,k为定时器Ｔ1的位数；定时器方式０，ｋ＝13；定时器方式1,k=１６；定时器方式2，k=8。5．３89C51与ＰC机间通信ＰＣ机与8９C51单片机最简洁的连接是零调制３线经济型，这是进行全双工通信所必须的最少数目的线路.由于89Ｃ51单片机输入、输出电平为TTL电平,而ＰC机配置的是RS－2３2Ｃ标准串行接口，二者的电气规范不全都，因此,要完成PC机与单片机的数据通信,必须进行电平转换。现在采纳ＭAX2３２芯片实现89C５１单片机与ＰC机的RS-２３2C标准接口通信.５.3．1MAX232芯片简介MＡX２32芯片是ＮAＸIＭ公司生产的，包含两路接收器和驱动器的IC芯片，适用于各种EIA-232C和V．2８／V．24的通信接口。MAＸ２3２芯片内部有一个电源电压变换器，可以把输入的＋5Ｖ电源电压变换成为RＳ-232C输出电压所需的±10V电压。所以，采纳此芯片接口的串行通信系统只需要单一的+5Ｖ电源就可以了。对于没有±12V电源的场合，其适应性更强。加之其价格适中，硬件接口简洁，所以被广泛采纳。MAＸ23２芯片的引脚结构如下图5—７所示，其典型工作电路如图5-8所示：图5－7MAX2３２引脚图图5-8MAX23２典型工作电路5。3．２MＡX232接口电路现从ＭAＸ２32芯片中两路发送接收中任选一路作为接口。应注意其发送、接收的引脚要对应，如图5－９所示：图5-９MＡＸ232接口电路ﻬ６软件模块设计软件模块是驱动整个系统的动力，硬件的强大功能只有在软件的掌握下才能发挥作用.这里的软件模块设计主要是对单片机的编程，以掌握单片机发出系统各模块的掌握信号.6.１TLC5５10程序设计TLC55１０的时钟(ＣLＫ)端使用1６ＭHz的有源晶振产生脉冲信号,所以只有/ＯＥ端需要使用单片机的I/O进行掌握.／OE端的掌握格外简洁，只要给出低电平就可以使TLC５510连续地随时钟周期输出转换信号:/**＊*＊*＊＊*TLC5510＊＊＊**＊**／ｓbitOE＝Ｐ1^1；//位定义ＯE端口为Ｐ1.1／＊**＊＊＊*＊＊ＴＬC5510＊**＊*＊＊*/ＯＥ＝0;/／使能输出转换信号／＊*＊＊＊*＊*＊TLC５510*＊*＊＊***/6。2ＡL42２B程序设计复位信号端／RRＳＴ和/WRST由单片机的一个Ｉ/O口掌握读、写的同时复位。AL4２2B的写时钟与TLC5510连到一起，以便输出数据的准时采集,/WE端也与ＴLC５51０的／OＥ端全都(虽然这样会有TＬＣ５5１0的延迟2．5个周期的无效信号）。读时钟由单片机产生，以适应单片机系统的低速环境，/ＲＥ和/OE也由单片机的一个Ｉ/O口掌握。由于AL４22Ｂ没有全满、半满等信号输出端,现只有依据数据的写入速率及芯片本身容量大小推断将满的时间，如1６MHz的时钟频率下，写满38４k×８ｂits的ＦＩFO所需时间为：(３８４×1024)/(１6×1０6）=0．024５76s=24。5７6mｓ。于是，只能在开头采集后延迟2４．576ms再关闭/ＷE端即可,如下图6-１:图６－1AL4２2B程序流程图6。3串口程序设计使用UART串行口工作在方式1，由单片机向PC发送数据，选用波特率960０,定时器T１工作在方式2,如下图6-2。串口编程时的注意事项：（１）若串行口接收数据，REＮ必须赋值为１；（２）TＩ和RI标志，须由软件清０。图6—2串口程序流程图ﻬ7实验及其结果7。１硬件系统连接依据整个系统的电路图,连接好的硬件系统如下图７—1所示的照片:图7—1硬件系统照片图中主要有五个部分,一个单片机开发板，两个电路板,一个有源晶振（如图7-２)，一个稳压源（如图7—5).单片机开发板上的芯片是ＳTＣ8９C５２,两个电路板上一个是TＬＣ5510和AＬ422Ｂ两块芯片（如下图７-３),一个是它们的外围电路元器件接线（如下图7—4).图７-1中为一个有源晶振,标准晶振频率为16MHｚ.图７-3中，左边的芯片为TＬC５510,它是2４引脚的ＳOP封装;右边的芯片为AL4２2Ｂ，它是28引脚的ＳOP封装。为了便于试验,现分别使用一个28脚的SOＰ转DIＰ插座，使它们排列在一块电路板上，并使用杜邦线连接电路.图7－4中,集成了磁珠、电容等各种元器件，以完成芯片的外围电路连接。图7-5中是实验所用的电压源,都采纳了实验室的稳压源，工作在５V电压下。图７－2有源晶振图７－3双芯片电路板图7-4元器件电路板图7-5稳压源７．２实验调试过程要使几个模块连接而成的系统正常工作,就需要对各个模块先分别进行实验与调试.整个调试过程十分简洁，现简要介绍下实验及调试的方法.7.２.１TＬC５510模块实验对这一模块的调试,即检查TＬC5510芯片的接线是否正确,工作是否正常，运作是否按程序进行,程序效果是否与预想的全都。此模块实验的硬件电路如下图７—6所示,实验方法,即把TLC５5１0的数据输出端D1-D8接到单片机Ｐ０端，通过PＣ经串口读取P0口数据，看TLC5510的数据输出是否正常。模拟信号的输入可以先使用直流电压源接入.实验结果如图７-7所示：图7—6TLＣ５510实验图7-7TLC55１0实验显示结果7.2．2AL４22Ｂ模块实验对这一块模块的实验，即检查AL4２2B芯片的接线是否正确，工作是否正常,运作是否按程序进行,程序效果是否与预想的全都。实此模块实验硬件电路如下图7－8所示，实验方法,即把ＡL４22B的数据输出端ＤO0—ＤO7接到单片机P0端，数据输入端ＤI0—DI７接到单片机P3口，输入特定的8位电平（如03H),再通过PＣ经串口读取P０口数据，看AＬ４22B的数据输出是否与输入全都。模拟信号的输入可以先使用直流电压源接入.实验结果如图７—9所示：图7-8ＡＬ422B实验图7-9AL422Ｂ实验显示结果７。３系统实验结果经过一系列简洁的实验与调试，能初步得到一样数据采集的成果，但由于本人水平有限,整个系统存在很多的缺点与难以实现的功能，需要在以后连续进行调整与改进,在此需向对本人寄以厚望的老师们致以歉意。整个实验过程所用到的实物(或实验环境）如下图７－10所示,某次实验能得到的数据被存入的。ＴＸT文件如下图7-1１所示。图7－10实验环境图7-11保存数据的文件ﻬ８结论随着科技的进展和应用的推广，开发满意实时性要求的高速数据采集处理系统越来越成为一个趋势。本系统利用单片机、高速AD转换器、FIＦO和UＡRT串口设计了一套满意要求的高速数据采集处理系统，它可以为一些需要数据采集处理的场合供应肯定的硬件支持.总结全文，完成的主要工作如下：（1）针对高速数据采集处理系统的功能要求及各项技术指标,提出了系统的组成框架，简略分析制定各部分的实现方案;（2)以高速ADC芯片ＴLC５51０为核心，完成了包含电源模块、驱动模块单片机掌握模块的高速数据采集部分的硬件电路的设计与制作.由于本系统属于数字模拟混合高速电路，为了降低电磁干扰,对去耦电容，地线的分离和数字电路与模拟电路的分割布局都做了细致的考虑;（3)对AＬ42２Ｂ芯片进行简略的分析，讨论了该芯片的结构特点，完成了以该FIＦO为核心的包含电源模块、复位模块、时钟模块、串口模块的数字信号存储、处理系统的硬件电路设计与制作；（4）在硬件设计的基础上，提出了在本系统中实现时序和规律掌握的单片机部分的C语言程序设计.（5）由于时间、水平和条件的限制，本系统还需要后续的测验与调试，在很多方面也还需要进一步的改进。展望现在的高速数据采集系统,随着现实对高速数据采集的要求越来越高，随着数据处理器的快速进展，如更快、更强的DSP的消灭与应用,随着更新型、更稳定的高速大容量非易失性存储器的投入使用，将来的系统将向着速度更快、数据更精确、采集容量更大的方向进展快速进展。ﻬ附录1系统C语言程序＃inｃlude<rｅg52．ｈ>ｔypedefunsiｇneｄcharｕｉnt８；tyｐedefunｓigｎedｉntuint1６；ｔｙpedeｆｕｎｓiｇnedlｏnguint32；ｕinｔ8byte；sbｉtＲST=P１^0;sbitＷE=P1^１;sbitRE=P１^2；sbｉtRＣＫ＝P１＾3；／/FＩFO读时钟接口/＊＊*＊＊＊＊非精确延