CMOS射频集成电路设计-CMOS低噪声射频放大器

CMOS低噪声射频放大器5.1概述5.2低噪声放大器网络的噪声分析5.3CMOS低噪声放大器的基本电路结构和技术指标5.4TH-UWB低噪声放大器设计实例5.5

本章小结习题

5.1概述

目前,基于不同的集成电路工艺,低噪声放大器采用的工艺技术有GaAsPHEMT、MESFET、HBT以及CMOS技术等。低噪声放大器(LNA)在无线接收机中起着关键作用,在接收路径中作为接收天线后接的第一级,其噪声指数(NF)是一个重要参数,这是因为它的噪声直接加在整个系统的总噪声中。另外,一般希望LNA具有高增益及好的线性度和稳定性。

本章将介绍一种全集成的超宽带CMOS低噪声放大器。该低噪声放大器利用管联(cascode)结构和RC反馈网络:采用两个单级管联拓扑结构,实现从单级输入到差分输出的转换;利用一个RC反馈网络,即一个反馈源极电感和栅极电感来实现输入阻抗匹配和噪声匹配。设计的UWBLNA采用标准0.18μmRFCMOS工艺。

5.2低噪声放大器网络的噪声分析

噪声性能是低噪声放大器的非常重要的指标。本节将从二端口网络入手分析噪声性能,然后针对构建CMOS低噪声放大器的MOS晶体管的二端口网络噪声参数进行理论分析。

5.2.1二端口网络的噪声分析

1.噪声因子

二端口网络的噪声分析可以将网络内部的各个噪声源及其电路看成一个有噪网络,然后将其用一个无噪网络和一个等效的串联噪声电压源和一个并联的噪声电流源进行等效。二端口网络的噪声性能通常用噪声因子或噪声系数来描述。噪声因子被定义为

下面介绍输入端噪声电压源与噪声电流源在网络输出端的噪声功率计算。

假设噪声电流源包含两个部分:一部分与噪声电压源无关,另一部分与噪声电压源相关。令

式中,噪声电流ic

与噪声电压un完全相关,其相关系数为Yc(又称为相关导纳),则有

而式(5.2.2)中,iu

与噪声电压un

完全不相关。

又

根据噪声因子的定义,可写出噪声系数的表达式为

联立式(5.2.2)~式(5.2.5),解得噪声因子为

从式(5.2.6)可以看出,它含有三个独立的噪声源,可将它们进行如下热电阻噪声等效:

式中,k为玻尔兹曼常数;T为绝对温度;Δf为电路带宽。令

将式(5.2.9)~式(5.2.11)代入式(5.2.6),可得噪声因子:

由式(5.2.12)可以看出,二端口网络的噪声系数由四个噪声参数Gu、Gc、Bc和Rn

确定。同时还可以看出,噪声系数F与输入信号源的导纳有关,通过选择合适的输入信号源的导纳可以优化噪声系数,使F最小。

2.最小噪声系数

针对式(5.2.12),令

即有

然后对F求关于Gs的偏导数,以得到极值点:

解得

将式(5.2.14)和式(5.2.16)代入式(5.2.12),可以求出最小噪声系数为

可以证明包含最小噪声系数项的一般噪声系数表示式为

由式(5.2.18)可知,二端口网络的噪声系数由Fmin、Rn、Gopt和Bopt等参数确定。

5.2.2MOS晶体管最小噪声系数的计算

1.MOS晶体管噪声分析

尽管在第2章已经简单介绍了一些关于MOS晶体管的噪声模型,但为本章分析的连续性,现针对MOS晶体管的噪声进行更具体分析。

1)MOS漏极电流噪声

由于场效应晶体管是电压控制器件,本质上是电压控制电阻,所以存在热噪声。有关研究表明,场效应管的漏极电流噪声的数学表达式为

式中,gd0是UDS为零时的漏源电导;γ在UDS为零时的值为1,在长沟道器件中饱和时的值为2/3。

2)MOS栅噪声

栅噪声是除漏极电流噪声以外的由于沟道电荷的热激励造成的噪声。有关研究(VanderZiel)证明,栅噪声可以表示为

式中,

长沟道MOS管中的δ值为4/3

栅噪声的电路模型有两种形式,分别如图5-1和图5-2所示。

图5-1栅噪声电路模型(根据VanderZiel)图5-2另一种形式的栅噪声电路模型

3)MOS闪烁噪声

MOS晶体管的1/f噪声功率用数学表达式表示为

式中,A是栅的面积(等于WL);K为与具体器件有关的系数。

2.MOS晶体管最小噪声系数的计算

栅噪声与漏噪声是有相关性的,其相关系数定义为

为了方便推导4个等效二端口网络噪声参数,先列写公式:

由于

所以有

为了方便计算其他噪声参数,在此将式(5.2.20)所示的栅电流噪声展开成两项,即

由于等效输入噪声电流包括两部分:一部分是漏端沟道电流热噪声等效到输入端的电流噪声(在输入端开路下,将漏极电流噪声除以跨导得到等效输入电压,再将这个电压乘以输入导纳就得到等效输入电流噪声值in1。注:输入导纳为jωCgs);另一部分是因晶体管非准静态效应引入的栅噪声,因此等效输入电流噪声为

而

又

于是,MOS晶体管的二端口网络噪声参数为

5.3CMOS低噪声放大器的基本电路结构和技术指标

5.3.1CMOS低噪声放大器的几种电路结构

1.输入端并联电阻的共源放大器

输入端并联电阻的共源放大器的电路结构如图5-3所示。该放大器的输入阻抗为图5-3输入端并联电阻的LNA

当Cgs较小时,输入阻抗约为RP。令Rs=RP,可以实现输入端阻抗匹配。若Rs=RP,则该放大器在低频下的噪声系数为

式中,α=gm/gd0。若电路中没有并联电阻RP,则噪声系数变为

2.电压并联负反馈共源放大器

电压并联负反馈共源放大器如图5-4所示。这种电路与输入端并联电阻的共源放大器一样,可以提供宽带实数输入阻抗。但因为它在放大器之前没有含噪声的衰减器造成的信号减小,因此其噪声系数比输入端并联电阻的噪声系数小得多。图5-4电压并联负反馈的共源放大器

在分布电容Cgs很小时,可以求得放大器的输入电阻和输出电阻分别为

若Rs=RL=R0,则输入与输出同时匹配。

3.共栅放大器

共栅放大器的电路结构如图5-5所示。这种电路可以实现电阻性输入阻抗,因为从信号源向放大器看进去的电阻为1/gm,所以适当选择晶体管的尺寸和偏置电流能够提供所需要的电阻匹配。图5-5-共栅放大器

4.带源极电感负反馈的共源放大器

图5-6源极电感负反馈的共源放大器带源极电感负反馈的共源放大器如图5-6所示。图中,电感Ls的参数选取可提供合适的输入电阻。考虑到输入阻抗只是在谐振时为纯电阻,因此需要一个栅极电感Lg来提供具有附加自由度的参量,以保证输入阻抗的适当调整。图5-6源极电感负反馈的共源放大器

式中,Q为输入电路的Q值;ωT为晶体管的特征角频率;ω0为谐振时的角频率。如果忽略分布参数Cgd、gmb和Csb,则还可以得到电路的输入阻抗为

文献中给出该电路结构的简化噪声系数表达式为

5.3.2CMOS低噪声放大器的技术指标

1)增益(S21)

低噪声放大器的增益通常用S参数S21来描述。增益的大小取决于系统要求,较大的增益可减小低噪声放大器后级电路噪声对接收机产生的影响。但也不能要求增益太大,否则会引起线性度指标恶化。综合考虑,一般要求增益在25dB以下。

2)带宽

对于窄带的低噪声放大器来说,其带宽要求容易实现,但对于一个宽带低噪声放大器来说,要保证一定的频带要求,需要通过扩展带宽的方式来实现。至于带宽的指标,则取决于系统要求。

3)噪声系数(F)

噪声系数(或噪声因子)是低噪声放大器的一个重要指标,其大小取决于系统要求。噪声系数与放大器的工作频率、静态工作点以及制造工艺等有关系。

4)线性度(IP3,P1dB)

线性度包括输入及输出三阶截点(IIP3和OIP3)和输入/输出1dB压缩点(IP1dB/OP1dB)等指标。

5)阻抗匹配(S11,S22)

低噪声放大器的阻抗匹配包括输入阻抗匹配和输出阻抗匹配,分别用S参数的S11和S22表示。

6)反向隔离(S12)

反向隔离反映了低噪声放大器输出端与输入端之间的隔离度。用S参数的S12表示。

5.4TH-UWB低噪声放大器设计实例

5.4.1近年来关于UWBLNA的研究现状近年来有文献报道通过电阻反馈和匹配滤波器[14,15]获得宽的频带而平坦的增益。分布式放大器用来在UWB通信中实现低功耗工作。关于UWB应用的差分CMOSLNA也有介绍。在这些文献中,带有管联拓扑结构的LNA介绍较多,原因是这种结构在增益和噪声控制方面有更好的性能。

5.4.2UWBLNA的电路设计

本章提出的LNA采用两级管联拓扑结构,其原理图如图5-7所示。图5-7UWBLNA的原理图

5.4.3宽带输入阻抗匹配与噪声匹配

1.宽带输入阻抗匹配

在管联LNA设计中,由于低噪声放大器的噪声系数和线性度受到V2和V3的栅宽以及共源晶体管的Ugs的直接影响,所以共源级是高性能LNA的最关键部分。MOS管V2支配噪声性能,而MOS管V3由于高输出阻抗而对线性性能以及改善反向隔离有重要作用。这两个MOS场效应管之间的相互影响较小。

若不考虑由R和C构成的反馈网络,并假设图5-7中的V和V有相同的尺寸,则电路的输入阻抗可以表示为

式中,ωT=gm/Cgs,通过改变负反馈电感的值来进行阻抗匹配。典型的输入匹配网络由源极反馈电感Ls和栅极电感Lg组成。

2.噪声优化与匹配

低噪声放大器设计的一个最关键的步骤之一是噪声优化。在任意偏置和任意频率条件下,源阻抗Zs被用来优化噪声系数。图5-7中的电感Ls经过优化也可以提高噪声性能。通常,噪声系数F可以被表示为

5.4.4平衡输出的实现

有些文献报道过一些低噪声放大器:单端输入单端输出,或具有差分拓扑结构的平衡输入和平衡输出。但在某些场合,需要使用具有单端输入和差分(平衡)输出结构。本书在单级管联结构的基础上,再利用另一个管联级来实现单端输入和平衡输出的功能。对于图5-7中的第一级管联结构,如果MOS管V-和V-有相同的尺寸,即g-r-=g-r-,那么有u-≈-u-。基于这一特性,第二级管联结构特别设计成第二个信号输出级。图5-7中的输出1和输出2可以提供一组幅度几乎相同而相位相反的差分输出信号。

5.4.5-电路仿真

本节介绍具有管联反馈结构的3~5GHz双单级低噪声放大器的仿真结果。所设计的电路通过CadenceSpectreRF工具和0.18μmRFCMOS标准工艺进行仿真。第一级管联低噪声放大器实现最大功率增益(输出1的S21,在3GHz处为13.58dB)和最小功率增益(在5GHz处为11.83dB),如图5-8所示。第二级管联反馈低噪声放大器在4GHz处有最大功率增益(输出2的S31,为11.50dB),在5GHz处有最小功率增益(为10.74dB),如图5-9所示。

图5-10所示的是仿真的低噪声放大器的噪声系数。在5GHz处的最大噪声是3.52dB。在3~5GHz的频率范围内,噪声系数介于2.58dB和3.52之间。输入阻抗匹配S参数(S11)仿真结果如图5-11所示。低噪声放大器的S11在整个规定的频率范围内小于-10dB。

图5-8仿真的增益特性(输出1的S21)图5-9仿真的增益特性(输出2的S31)图5-10仿真的噪声系数(NF)特性图5-11仿真的输入阻抗匹配特性(S11)

5.5

本章小结

LNA在无线接收机中起着关键作用,在接收机路径中作为接收天线后接的第一级,其噪声系数是一个重要参数。LNA的最小噪声系数指获得最佳噪声阻抗匹配后的噪声系数。也就是说,若不进行噪声阻抗匹配或不是最佳匹配,则无法获得最小噪声系数。本章详细推导了最小噪声系数的数学表示式。

对CMOSLNA来说,有多种电路结构。研究发现,带源极电感负反馈的管联LNA结构是最理想的结构。

CMOSLNA的技术指标包括增益、带宽、噪声系数、线性度、阻抗匹配和反向隔离等。

在本章的TH-UWB通信超宽带LNA的设计中,共源LNA的源极负反馈电感(Ls)用于产生阻抗变换的实部,以匹配LNA的输入阻抗,同时在LNA的输入端,一个栅极电感Lg被采用,以抵消电路中的等效电容。显然,这种阻抗匹配没有电阻匹配带来的功率损耗,因而也减小了噪声指数。另外,RC反馈网络(Rf1,Cf1,Rf2,Cf2)对于实现宽带匹配也有好处。

习题

5.1简述管联LNA的优缺点。5.2简述实现噪声匹配的基本方法。5.3题图5-1为一个LNA。已知的特征频率为fT=30GHz,工作频率为f=3GHz,C