MOS电路版图及工艺-3-铝布线解读课件

15)P阱硅栅单层铝布线CMOS的工艺过程

下面以光刻掩膜版为基准，先描述一个P阱硅栅单层铝布线CMOS集成电路的工艺过程的主要步骤，用以说明如何在CMOS工艺线上制造CMOS集成电路。（见教材第7--9页，图1.12）15)P阱硅栅单层铝布线CMOS的工艺过程2CMOS集成电路工艺

--以P阱硅栅CMOS为例1、光刻I---阱区光刻，刻出阱区注入孔N-SiSiO22CMOS集成电路工艺

--以P阱硅栅CMOS为例1、光刻I32、阱区注入及推进，形成阱区N-subP-well32、阱区注入及推进，形成阱区N-subP-well43、去除SiO2，长薄氧，长Si3N4N-subP-wellSi3N4薄氧43、去除SiO2，长薄氧，长Si3N4N-subP-wel54、光II---有源区光刻，刻出PMOS管、NMOS管的源、栅和漏区N-SiP-wellSi3N454、光II---有源区光刻，刻出PMOS管、NMOS管的源65、光III---N管场区光刻，N管场区注入孔，以提高场开启，减少闩锁效应及改善阱的接触。光刻胶N-SiP-B+65、光III---N管场区光刻，N管场区注入孔，以提高场开76、长场氧，漂去SiO2及Si3N4，然后长栅氧。N-SiP-76、长场氧，漂去SiO2及Si3N4，然后长栅氧。N-Si87、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入，调节PMOS管的开启电压，然后生长多晶硅。N-SiP-B+87、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入，98、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻多晶硅N-SiP-98、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻多晶硅N109、光ⅤI---P+区光刻，刻去P管上的胶。P+区注入，形成PMOS管的源、漏区及P+保护环（图中没画出P+保护环）。N-SiP-B+109、光ⅤI---P+区光刻，刻去P管上的胶。P+区注入，1110、光Ⅶ---N管场区光刻，刻去N管上的胶。N管场区注入，形成NMOS的源、漏区及N+保护环（图中没画出）。光刻胶N-SiP-As1110、光Ⅶ---N管场区光刻，刻去N管上的胶。N管场区1211、长PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+1211、长PSG（磷硅玻璃）。PSGN-SiP+P-P+N1312、光刻Ⅷ---引线孔光刻。PSGN-SiP+P-P+N+N+1312、光刻Ⅷ---引线孔光刻。PSGN-SiP+P-P+1413、光刻Ⅸ---引线孔光刻（反刻Al）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl1413、光刻Ⅸ---引线孔光刻（反刻Al）。PSGN-Si158.7RS触发器p.154

特性表实际上是一种特殊的真值表，它对触发器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态。特性方程是从特性表归纳出来的，比较简洁；状态转换图这种描述方法则很直观。？？158.7RS触发器p.154161617MR,PMR,N图例：实线：扩散区，虚线：铝，阴影线：多晶硅、黑方块：引线孔N阱17MR,PMR,N图例：N阱18

6)CMOSIC版图设计技巧

1、布局要合理（1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使

pnp

，抑制Latch-up，尤其是输出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。

186)CMOSIC版图设计技巧192、单元配置恰当

（1）芯片面积降低10%，管芯成品率/圆片可提高15

20%。（2）多用并联形式，如或非门，少用串联形式，如与非门。（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。192、单元配置恰当203、布线合理

布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。注意VDD、VSS布线，连线要有适当的宽度。容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。203、布线合理214、CMOS电路版图设计对布线和接触孔的特殊要求（1）为抑制Latchup，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。

采用接衬底的环行VDD布线。

增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。

对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。

尽量使VDD、VSS接触孔的长边相互平行。

接VDD的孔尽可能离阱近一些。

接VSS的孔尽可能安排在阱的所有边上（P阱）。214、CMOS电路版图设计对布线和接触孔的22（2）尽量不要使多晶硅位于p+区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂——导致杂质补偿，使

多晶硅

。（3）金属间距应留得较大一些（3或4）因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。22（2）尽量不要使多晶硅位于p+区域上235、双层金属布线时的优化方案（1）全局电源线、地线和时钟线用第二层金属线。（2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。（3）尽可能使两层金属互相垂直，减小交叠部分得面积。235、双层金属布线时的优化方案247)CMOS反相器版图流程247)CMOS反相器25NwellPwell

CMOS反相器版图流程(1)1.阱——做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底25NwellPwellCMOS反相器版图流程(1)126Ndiffusion

CMOS反相器版图流程(2)2.有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层26NdiffusionCMOS反相器版图流程(2)2.27Pdiffusion

CMOS反相器版图流程(2)2.有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层27PdiffusionCMOS反相器版图流程(2)2.28Polygate

CMOS反相器版图流程(3)3.多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅28PolygateCMOS反相器版图流程(3)3.多29N+implant

CMOS反相器版图流程(4)4.有源区注入——P+，N+区（select)。29N+implantCMOS反相器版图流程(4)4.30P+implant

CMOS反相器版图流程(4)4.有源区注入——P+、N+区（select)。30P+implantCMOS反相器版图流程(4)4.31contact

CMOS反相器版图流程(5)5.接触孔——多晶硅，注入区和金属线1接触端子。31contactCMOS反相器版图流程(5)5.接触32Metal1

CMOS反相器版图流程(6)6.金属线1——做金属连线，封闭图形处保留铝32Metal1CMOS反相器版图流程(6)6.金属线33via

CMOS反相器版图流程(7)7.通孔——两层金属连线之间连接的端子33viaCMOS反相器版图流程(7)7.通孔——两层金34Metal2

CMOS反相器版图流程(8)8.金属线2——做金属连线，封闭图形处保留铝34Metal2CMOS反相器版图流程(8)8.金属线35VDDGNDVDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1

35VDDGNDVDDGNDinverter：Schemat361.阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2.有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3.多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅4.有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注入5.接触孔——多晶硅，注入区和金属线1接触端子。6.金属线1——做金属连线，封闭图形处保留铝7.通孔——两层金属连线之间连接的端子8.金属线2——做金属连线，封闭图形处保留铝硅栅CMOS版图和工艺的关系361.阱——做N阱和P阱封闭图形处，窗口注入形成P管和N371.

有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。

2.

有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。

3.

至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。

4.

有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区，P+注入区比所交有源区要大些。须解释的问题：371.有源区和场区是互补的，晶体管做在有源区处，金385.

有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区，