实验3 基于Quartus II的流水灯设计仿真

实验三：基于QuartusII原理图的流水灯设计及仿真

一、实验目的掌握EDA集成工具软件QuartusII的使用；

了解基于PLD的EDA设计流程；

熟悉使用QuartusII原理图方式进行数字逻辑电路设计的方法；熟练掌握使用QuartusII对逻辑电路进行仿真。

2二、实验设备计算机3三、实验原理流水灯是一种效果灯光，它通过按固定的规律将LED点亮或熄灭

上图给出了一种简单的流水灯状态变化示意图，用逻辑电路控制8个LED灯，始终保持7亮1暗，在脉冲信号CP的推动下循环流动；将灯亮用1表示，灯灭用0表示；………………1．设计一个计数译码型流水灯逻辑电路并完成仿真测试电路采用8灯结构，8个灯按7亮1暗的规律循环流2．设计一个移存型流水灯电路采用8灯结构，8个灯按1亮7暗的规律循环流动设计的目标要求（1）采用原理图方式，完成逻辑电路设计。（2）新建波形激励文件生成报告波形。分析仿真波形的特征，印证设计目标，是否达到预期设计。4四、实验目的和要求

1．二进制译码器结合计数器实现使用八进制计数器产生74LS138地址端所需的8个地址信号，将计数输出Q0、Q1、Q2分别接入74LS138的A0、A1、A2，为计数器提供低频连续脉冲CP，即可在74LS138的8个输出端获得流水灯的连续状态输出八进制计数器可以通过将3个JK或D触发器先组成T’触发器，然后再级联为异步计数器

2．移位寄存器构成顺序脉冲发生器实现

移位寄存器构成顺序脉冲发生器可用来控制LED灯按照设计的顺序节拍进行变化，从而实现流水效果。

74LS194是双向4位移位寄存器，为了控制8个灯，可以将2片74LS194级联后构成8位顺序脉冲发生器顺序脉冲发生器启动时需要通过置数功能先预置状态初值，然后再切换回移位状态，这需要对74LS194的M1、M0模式控制端使用开关进行模式切换

1．设计一个计数译码型流水灯的逻辑电路并完成仿真测试，电路采用8灯结构，8个灯按7亮1暗的规律循环流动，步骤要求如下：（1）在QuartusII软件环境下，采用原理图方式，完成逻辑电路设计。（2）启动全程编译，若存在严重的逻辑问题编译时会报错，修改直至电路无误；（3）新建波形激励文件并配置测试端口，合理设置仿真时间长度及仿真时钟周期；（4）启动仿真。仿真运行完毕后会生成报告波形。分析仿真波形的特征，印证设计目标，是否达到预期设计。2．设计一个移存型流水灯的逻辑电路并完成仿真测试，电路采用8灯结构，8个灯按1亮7暗的规律循环流动。设计的步骤要求同上。7四、实验内容和要求

实验操作成绩评分标准A:内容1、内容2原理图、波形均正确B：完成内容1、内容2其中一个C：内容1、内容2均未完成QuartusII使用注意事项新建文件夹，如test3新建工程保存到新建文件夹里，如：工程名为：test3.gpf;新建原理图文件scamedic，保存到同一文件夹里，文件名与工程一致，如：test3.bdf；新建波形图文件waveform，保存到同一文件夹里，文件名与原理图名一致，如：test3.vwf；1、异步模八计数器设计（在QuartusII中画图）由JK→T’构成异步模八计数器为74LS138产生连续变化的地址信号；f1为连续脉冲CP，为便于视觉观察，输入频率一般应为1-10Hz；Q2、Q1、Q0分别接到74138的地址端A2、A1、A0；13计数译码型流水灯参考设计2、译码器应用（在QuartusII中进行图形设计）Q2、Q1、Q0接三个JK触发器的Q端输出，接收前端计数器输出的地址信号；Y0、Y1、……Y7与实验板上的LED灯进行连接（在QuartusII下进行引脚锁定），观察流水现象；14五、实验步骤1.通过QuartusII建立一个新项目；2.建立项目时选Cyclone系列（family）的目标器件（devices）EP1C3T144C83.新建图形设计文件，调用相关元件，设计总体电路原理图，并编译通过；4.新建波形矢量文件，添加引脚端口并编辑激励波形，保存该文件并执行时序仿真，观察并分析仿真结果。15QuartusII软件操作流程请同学们参照后面的步骤，提前做好预习，熟悉QuartusII软件的操作环境；QuartusII软件可到实验中心网站上下载，要注意它的破解步骤。16一、准备1、使用QuartusII软件之前，请确保软件已正常破解若启动QuartusII时看到如下注册请求界面，则说明软件尚未注册许可，需要进行认证后才能正常使用：17在开始菜单\运行中输入命令：cmd，打开MS-DOS命令窗；在命令窗中输入：ipconfig/all，回车后即列出本机物理地址physiccaladdress；用写字板或记事本打开本机QuartusII软件实际安装目录下的license.dat文件。如C:\Altera\license.dat使用“全部替换”功能将其中的所有的HostID替换为本机实际的物理地址即完成破解。（替换时需注意不能插入空格并去掉符号“-”）保存文件并关闭，重启Quartus，注册请求界面已消失。18若注册请求界面还未消失请按左图选择在下图中重设文件指向路径2、QuartusII6.0主界面操作环境201、ProjectNavigator（工程管理器）2、Messagewindow（信息窗口）2、Statuswindow（状态窗口）3、常用工具栏21Toresetviews:Tools

CustomizeToolbarsResetAllRestartQuartusII编译报告扩展控制按钮若QuartusII界面上一些默认的按钮被关闭，影响使用，可按右边的操作步骤来复原工程创建时的准备工作QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹；此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中；建立完工程文件夹后再进行后续操作……22二、在QuartusII6.0环境下建立工程1、项目创建向导23工程文件名，任取，建立在用户自己的目录下，不要使用软件的安装目录或系统目录选择文件的存放路径顶层实体名，一般和工程名相同文件菜单基于已有项目创建工程（一般不使用）设置完毕后单击“Next”2、为创建的工程添加设计文件24添加用户的设计文件选中待添加的文件后点击“Add”，若暂无文件，直接点击“Next”设置完毕后单击“Next”3、器件选择25选择FPGA器件型号选择FPGA器件所属系列实验开发板所使用的器件为ALtera公司Cyclone系列（Family）的EP1C3T144C8（Avaliabledevices）设置完毕后单击“Next”4、EDA工具设置26选择第三方EDA工具（如ModelSim、Synplify等）这里不需要，都不打勾该步骤可单击“Next”直接跳过5、完成!27工程创建完毕，在工程管理器界面出现所选用的器件系列、器件名及工程文件名“CycloneII”；单击“Finish”，完成工程创建综上所述，创建工程时的几个步骤如下（1）指定工程所在的工作库文件夹、工程名及设计实体名；（2）将设计文件加入工程中，若无设计文件直接跳过；（3）选择仿真器和综合器类型（默认“None”为选择QuartusII自带的）；（4）选择目标芯片（开发板上的芯片类型）；（5）工具设置，默认为都不选择，可直接跳过；（6）完成创建。工程建立后，若需要新增设计文件，可以通过菜单项Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡中列出的文件处理。2829三、在QuartusII6.0工程下建立设计文件1、在File菜单下点击“New”，即弹出新建文件窗口QuartusII支持原理图输入、VHDL语言输入等多种设计输入方式，后面以原理图输入（BlockDiagram/SchematicFile）为例介绍选此后单击OK2、建立原理图设计文件30原理图编辑区绘图辅助工具工程文件名上图中，选择第二项：BlockDiagram/SchematicFile，点击ok后即得如下界面：3、调用参数化元件（内置元件）在绘图区双击鼠标左键，即弹出添加元件的窗口31在此输入已知的元件名，可以快速地调出元件/端口并预览点击“+”号可展开查看查看库中所有的元件/端口分别输入“input”和“74138”时的预览窗口32输入74138，库里已有的元件会预览在这里输入INPUT，库里已有的端口符号会预览在这里单击OK，即可将预览的端口符号/元件放置在绘图区绘图辅助工具栏介绍331、画线及选择工具2、文本工具3、符号工具，点击后可调出前面添加元件的窗口4、窗口缩放工具5、窗口全屏显示，按“ESC”退出注意：使用窗口缩放工具按钮后，请切换回画线及选择工具按钮，才能对绘图进行编辑。其余工具按钮不常用，这里不介绍选