上海交大微机原理课件10-bus

第十章总线第一节概述总线的概念

定义：总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通路。

总线不仅是一组传输线，它还包括与信息代码传送有关的控制逻辑。在计算机系统中，总线可以堪称一个独立的部件。

采用标准的总线结构，是微型计算机系统结构上的突出特点，它可使不同厂家生产但遵守同一总线标准的部件或设备方便的进行互连。总线的分类

片总线(Chip

Bus,C-BUS):又称元件级总线，把部件内各种不同器件连接在一起的信号线。

内部总线(Internal

Bus,I-BUS):即系统总线，用于微机各部件之间的信息传输。

外部总线(External

Bus,E-BUS):又称通信总线，用于微机之间或微机与设备(如Modem)之间的通信。例如：EIA-RS232C,IEEE488,USB。上述三类总线的地位和关系见图10.1标准总线与总线标准

为了便于部件或系统间的互连，或不同厂家产品的互换与兼容，必须采用标准总线。

往往是某个公司的产品出了名，它的总线规范被广泛接受，然后被ISO或IEEE这样的组织采纳、修改、公布，成为国际标准。

在总线标准方面，推出比较早的是S-100总线，它是业余计算机爱好者为PC机而设计的，后来被工业界

所承认，并广泛使用。经IEEE修改，成为总线标准－

IEEE-696。

S-100总线是最早出现的用于PC机的总线，由于没有其他总线技术可供借鉴，因此在设计上存在一定的缺点。S-100总线的主要缺点

布线不够合理，时钟信号线位于9条控制信号线之间，容易造成串扰;

在100条引线中只规定了两条地线，接地点太少，容易造成地线干扰；(*)

对DMA传送虽然作了考虑，但对所需引脚并未明确定义;

将＋8V与－18V电源紧排在一起，又没有保护措施，一旦插入操作有误，使＋8V与－18V相碰，轻则损坏电压调整器，重则使接到＋5V上的所有继承电路报废。（＋8V是未经稳压的，＋5V是由它产生出来）没有总线仲裁机构，因此不适于多处理器系统。这些缺点已在IEEE696标准得到克服。其他比较有名的总线标准Intel

MultiBus(IEEE-796);Zilog

Z-Bus(122根引线);IBM

62线总线(IBM-PC/XT总线);IBM

PC/AT总线;

ISA总线(Industrial

standardArchitecture),XT总线和AT总线统称ISA总线；EISA总线(Extended

ISA);

PCI总线(Peripheral

ComponentInterconnect).总线仲裁

定义：在总线上有多个总线主模块同时请求使用总线时，决定由哪个模块获得总线控制权，称为总线仲裁。

实现总线仲裁的机构（或电路），称为总线仲裁器。（如总线仲裁器8289）总线仲裁方式：基本的总线仲裁方式有两种：串行的总线仲裁方式（链形优先级结构）并行的总线仲裁方式（独立请求）串行的总线仲裁方式总线允许总线请求总线忙总线访问逻辑工作原理：P258模块I

模块II总线访问逻辑模块N总线访问逻辑……控制器串行的总线仲裁方式主要特点：越靠近控制器的模块，优先级越高；

链形优先级存在传播延迟，这种延迟与模块数成正比，所以判优速度较慢，一般只接少量（几个）模块；链形结构，一个故障，链失效；结构校简单，造价较低。并行的总线仲裁方式……模块N总线访问逻

辑模块1总线访问逻

辑模块II总线访问

……逻

辑控制器（仲裁器）总线请求1总线允许1总线请求2总线允许2总线请求N总线允许N并行的总线仲裁方式工作原理：参见P259

每个模块有一块独立的“总线请求”和“总线允许”信号线，每对信号线有其相应的优先级；

控制器中有一个优先级编码器和优先级译码器，用以选择优先级最高的请求，并产生出相应的“总线允许”信号；

当“总线忙”信号有效时，表示有的模块正在使用总线，因此请求使用总线的模块必须等待；直至“总线忙”信号变为无效时，所有需要使用总线的模块都可以发出“总线请求”信号，总线仲裁器仅向优先级最高的模块发出“总线允许”信号。主要特点：判优速度快，且与模块数无关；所需“请求线”和“允许线”较多，N个模块需要2N条。第二节MultiBus(多总线）

Intel公司推出的一个总线标准，经IEEE标准化，称为IEEE-796标准总线。

既支持8位数据总线，也支持16位数据总线，如果是

32位数据总线，则需用MultiBusII。容易构成多处理机系统。

任一时刻，总线上只能有两个模块（设备）相互通信，一个作为总线主模块，另一个作为总线从模块。主/从关系是动态的，通过总线裁决器来确定新的主/从关系。支持8级中断请求信号信号线全部采用负逻辑MultiBus的信号说明MultiBus的信号说明两组信号，分别位于插件板上的两个插头－P1和P2。P1是主插头，提供主要的总线信号，供86条引脚；P2是可选插头，供60条引脚，主要用来做掉电检测和掉电处理。印制电路板元件面P1印制底板P2MultiBus的信号说明（少图）

P1引脚间距－3.96mm;P2引脚间距－

2.54mm.P1插头（86线）信号定义（表10－1）

注意，其中有8个接地点

(1,2,11,12,75,76,8,86),8个+5V接点(3,4,5,6,81,82,83,84)P2插头（60线）信号定义（表10－2）1.地址线和有关的控制线地址线（16进制）：P1上的地址线20跳(P2上还有4跳地址线(----)-IEEE标准)-Intel补充意义的地址线用来传送要访问的存储单元或I/O端口地址：8位总线主模块用16条地址线(用8条地址线(16位总线主模块----)寻址存储器)寻址I/O端口用20条地址线(--)寻址存储器用12条地址线(--)寻址I/O端口地址线和有关的控制线

禁止线

和

:[inhibit—禁止，阻止]■

－RAM禁止信号，阻止RAM对地址总线上的地址作出相应。－ROM禁止信号，组织ROM对地址总线上的地址作出相应。

提供两个禁止信号的作用：使公共地址空间的RAM、ROM以及辅助ROM的地址相互重叠(覆盖式使用)。地址线和有关的控制线不重叠辅助ROM(系统引导程序)普通ROM(监控程序)重叠辅助ROM普通ROMRAMINH1(禁止RAM)、INH2(禁止普通ROM)辅助

ROM普通ROMRAM00执行禁止禁止01禁止执行禁止10禁止禁止执行(使用全部地址空间)RAM(应用程序和数据)理解：2.数据线和有关的联络线数据线～～（16位系统中）（8位系统中）联络线：■，用于应答式的数据交换。

是从模块对主模块的应答信号，表明规定的操作已经完成。它被送到产生READY信号的逻辑电路。～，但它有效时，表上的数据有效。

高位字节允许信号示高8位数据线存储器读信号I/O端口读信号，存储器写信号，I/O端口写信号3.中断控制信号～MultiBus提供8条中断请求信号线，1条中断相应信号线

。4.总线仲裁控制信号6条总线仲裁控制信号■：总线时钟信号：总线优先级输入信号：总线优先级输出信号：总线忙信号：总线请求信号：公共的总线请求信号■■■■■5其他信号*MultiBus的总线操作第三节ISA和EISA总线C18

……C1ISA总线

IBM

PC/XT总线(8位数据宽度)和IBM

PC/AT总线(16位数据宽度)的总称－ISA总线(工业标准总线)机械规范：见图10.6两个插口：D18

……

D1

B31

……..

B1A31

…….A1(标在印刷电路板上)ISA总线的信号说明

前62引脚(用于插入与XT兼容的8位扩展卡)，与XT兼容。后36引脚。

利用前62引脚和后36引脚，可插入16位扩展卡。ISA总线前62引脚(IBM

PC/XT总线)8位双向数据线SD0～SD720位地址线SA0～SA196条中断请求信号线IRQ2～IRQ76条DMA控制线(DRQ1～DRQ3，DACK1～DACK3)读/写控制信号线系统复位RESET

DRV时钟SYSCLK晶振OSC电源线5条(+5V,+5V,-5V,+12V,-12V)地线3条(GND)…EISA总线(Extended

ISA),1998

与ISA完全兼容；支持多个总线主；增

加了突发式传送(Burst

Transfer)；数据宽度从16位增加到32位；地址总线宽度从24位增加到32位；提供循环的总线仲裁方式。增加的信号：P266～P267第四节VESA(VL-BUS)和PCI总线局部总线概述

采用总线结构的微机系统，各个总线模块均挂接在系统总线上，模块间的信息传输均经系统总线进行，这就要求系统总线的传输率（带宽）很高。

随着图形用户界面(GUI)软件的普及，原有的总线标准不能满足系统性能的要求，成了系统性能的瓶颈(bottle-neck)局部总线概述

例如：每秒30帧，每帧640*480，彩色数24位的图象显示卡的数据吞吐量为28M字节/s,100Mbps传输

率的光纤网，需总线吞吐量为12.5M字节/s，再加上其他高速设备，原有的ISA,EISA显然太慢。

解决系统总线拥挤问题的一个有效办法，就是在处理模块中配置专供其CPU使用的局部总线，在局部总线上挂有局部存储器和局部I/O接口；而系统总线上挂有公共存储器(共享存储器)和公共I/O接口。共享存储器主要用于模块间的通信，而大部分数据传输可通过局部总线来完成。

局部总线还为各个模块(子系统)的并行工作提供了条件。局部总线和系统总线的配置情况如图10.8所示。VESA的VL-BUS采用局部总线技术；具有32位数据宽度，并可扩展到64位；数据传输率可达264MB/S支持多总线主；…

但它主要是面向i486设计的，不适

Pentium以上的系统。PCI总线

PCI(Peri