数字电路与逻辑设计第三套

一.单项选择题(每小题1分，共15分)1.或非门构成的基本RS触发器，输入端SR的约束条件是（AASR=0BSR=1C1DSR02.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（DA保持原态B置0C置1D翻转3.在CP作用下，欲使D触发器具有Qn+1=的功能，其D端应接（DA1B0CQnDQn4.一片四位二进制译码器，它的输出函数有（DA1个B8个C10个D16个5.比较两个两位二进制数A=A1A0和A>B时输出F表达式是（CFABABFAABB111010CFABABABDFABAB11110011006.某D/A转换器满刻度输出为8V，其最小输出电压增量uLSB＝1mV，由此可知该转换器是（C）位D/A转换器。A11B12C13D147.4096×8位的RAM，其存储容量为（BA64B32C16D88.下列触发器中，只有保持和翻转功能的是（D）触发器。ARS型BJK型CD型DT型）kbit。9.欲将一个移位寄存器中的二进制数乘以（32）10需要（C冲。）个移位脉A3210.十进制数25用8421BCD码表示为（BA10101B00100101C100101D1010111.全场可编程（与、或阵列皆可编程）的可编程逻辑器件有（DAPALBGALCPROMDPLA12.ROM具有（C）功能。A读/写B无读/写C只读13.八路数据分配器，其地址输入端有（CA1B20C3D414.在（D0。B10C5D6D只写）个。A全部输入是0B全部输入是1D任一输入为1C任一输入为0，其他输入为115.图1所示是A.SRC触发器的状态图。C.TD.TˊB.D图1二.填空题（每小题1分，共15分）1.常用的BCD码有、、等，常用的可靠性代码有雷码；奇偶校验码）、8421BCD；5421BCD；余3码；格2.欲使D触发器按Q=工作，应使输入D=n+1。（）QQn3.将十进制数45转换成8421码可得。(01000101)4.同步RS触发器的特性方程为Q=__________；约束方程为n+1。;)(SR•S0n5.555定时器构成施密特触发器时，其回差电压为。(1/3VCC)6.逻辑函数式F=AB+AC的对偶式为，最小项表达式为Fm(5，6，7))Fm()。(F(AB)(AC)D7.如果时序逻辑电路的输出Z仅取决于存储电路状态Q,而与外部输入X无关，或该时序电路没有外部输入，这种电路称为8.将8k×4位的RAM扩展为64k×8位的片8k×4位的还需用一片3线-8线）9.A／D转换器的转换过程包括码）、、和保持量化编10.（施密特触发器）电路。11.十进制整数转换成二进制整数的方法是2取余数倒读）12.最基本的逻辑门电路有与门，和。其中与门的特点是输入，输出非门全为高电平高电平）13.阳极）接法和共14.仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为。(与逻辑)15.下图2＝1＝2＝3。ABC1AB3图2A1BYABC2AB3BAAB(A⊙B)11．证明等式:ABAB（6分）证明：左式=AB(AB)(AAAABABBB=右式Y2323YABCmmmmmm14574572235723573346346123456JKQ图3JQKQnQn1n（2）123456JKQ5.试分析图4所示的计数器在M=1和M=0时各为几进制。同步十进制加法计MY1C74160QD10图4表1同步十进制加法计数器74160的功能表CLKDX0111X011XX0XXX10置0（异步）预置数（同步）保持（包括C）保持（C=0）XX1111计数解：M=1时，电路进入1001（九）以后=0，下一个CLK到达时将DDDD=0010'3210（二）置入电路中，使QQQQ=30010到1001这八个状态见循环，形成八进制计数器。210M=0时，电路进入1001（九）以后=0，下一个CLK到达时将DDDD=0001'3210（一）置入电路中，使QQQQ=30001到1001这九个状态见循环，形成九进制计数器。210四．分析与设计1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为AAA，数据输入端信号为D~D），请画出电路连02107接图。（10分）Y(DAADAADAADAA)S110101110121013101Y(DAADAADAADAA)S220102110221023102YY12AS011AS解：FYY12