msi时序逻辑电路的分析步骤

工程4数字钟的设计与制作主讲：褚丽丽内容工程1：表决器的设计与制作工程2：抢答器的设计与制作工程3：防盗报警电路设计与制作工程4：电子钟表的设计与制作时序逻辑电路计数器与存放器电子钟表的设计与制作工程4：电子钟表的设计与制作学习情境1时序逻辑电路的分析与设计任务时序逻辑电路的分析与设计学习情境2计数器与存放器任务1计数器的分析与应用任务2存放器的分析与应用学习情境3电子钟表的设计与制作任务1电子钟表的设计与调试任务2电子钟表的制作总的学习目标了解时序逻辑的特点；掌握时序逻辑电路的描述方法；了解时序逻辑电路的分析的一定步骤；掌握计数器的分类；掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。了解存放器、移位存放器电路的结构、工作原理、性能与特点；学会电子钟表电路的设计、制作和检测。问题引入学习情境1时序逻辑电路的分析与设计学习目标：了解时序逻辑的特点；掌握时序逻辑电路的描述方法；了解时序逻辑电路的分析的一定步骤；任务：分析时序逻辑电路的输出逻辑功能难点：时序逻辑电路的设计任务时序逻辑电路的分析与设计看一看时序逻辑电路定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。电路构成：存储电路〔主要是触发器，必不可少〕组合逻辑电路〔可选〕。时序逻辑电路的状态是由存储电路来记忆和表示的。时序逻辑电路的结构框图任务1时序逻辑电路的分析按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路：各触发器状态的变化不是同步发生的，可能有一局部电路有公共的时钟信号，也可能完全没有公共的时钟信号。任务1时序逻辑电路的分析学一学时序逻辑电路的分析方法任务1时序逻辑电路的分析1〕判断触发方式2〕列输出方程3〕列驱动方程4〕列状态方程5〕列状态转换真值表6〕画状态转换图和时序图7〕说明时序电路逻辑功能图中所有触发器CP都连在一起，共同接受输入时钟脉冲CP，所以是一个同步电路。分析如下：1〕触发器时钟脉冲输入处有小圆圈，是下降沿触发。2〕输出方程：

3〕驱动方程：任务1时序逻辑电路的分析4〕状态方程

5〕列出状态转换真值表任务1时序逻辑电路的分析6〕画状态转换图和时序图

7〕说明时序电路逻辑功能。

此电路为具有自启动的同步六进制加法计数器。状态转换图时序图任务1时序逻辑电路的分析

同步时序逻辑电路的设计与分析正好相反，它是根据给定逻辑功能的要求，设计出能满足要求的同步时序逻辑电路。

设计同步时序逻辑电路的关键是根据设计要求确定状态转换的规律和求出各触发器的驱动方程。

同步时序逻辑电路设计过程

学一学———同步逻辑电路的设计时序逻辑设计要求绘制状态转换图、表最简状态转换图、表电路各种方程式绘制逻辑电路图确定触发器类型检查能否自启动化简任务1时序逻辑电路的分析学习情境1时序逻辑电路的分析与设计学习目标：了解时序逻辑的特点；掌握时序逻辑电路的描述方法；了解时序逻辑电路的分析的一定步骤；任务：分析时序逻辑电路的输出逻辑功能难点：时序逻辑电路的设计查一查任务时序逻辑电路的分析与设计练一练课本228页图4-65拓宽229页图4-71谢谢欣赏！工程4：电子钟表的设计与制作学习情境1时序逻辑电路的分析与设计任务时序逻辑电路的分析与设计学习情境2计数器与存放器任务1计数器的分析与应用任务2存放器的分析与应用学习情境3电子钟表的设计与制作任务1电子钟表的设计与调试任务2电子钟表的制作任务1计数器的分析与应用学一学同步计数器同步2进制加法计数器同步2进制减法计数器集成同步2进制计数器74LS161和74LS163利用同步置数功能获得N进制计数器利用同步置0功能获得N进制计数器同步2进制可逆计数器同步10进制加法计数器集成同步10进制加法计数器74LS160和74LS162集成同步10进制加/减法计数器74LS190任务1时序逻辑电路的分析任务1计数器的分析与应用学一学异步计数器异步2进制加法计数器异步2进制减法计数器异步10进制加法计数器集成异步计数器74LS290利用计数器的级联获得大容量N进制计数器任务1时序逻辑电路的分析任务1计数器的分析与应用学习目标：了解计数器的特点掌握各种类型计数器功能的分析和描述方法了解各类计数器的分析步骤任务：计数器的分析与应用难点：计数器的应用内容重组学一学二进制计数器异步二进制计数器〔加法、减法〕同步二进制计数器〔加法、减法、可逆〕学一学任意进制计数器异步计数器〔加法、减法〕同步计数器〔加法、减法、可逆〕学一学中规模集成计数器及其应用异步2—5—10进制计数器74LS290同步四位二进制计数器74LS161计数器的应用实例计数器的应用实例一、

异步二进制计数器二、

同步二进制计数器

学一学二进制计数器

学一学二进制计数器学习目标：了解异步二进制计数器的特点了解同步二进制计数器的特点掌握二进制计数器功能的分析和描述方法了解二进制计数器的分析步骤任务：二进制计数器的分析与应用难点：计数器的应用计数器：用以统计输入时钟脉冲CP个数的电路。计数器的分类：

二进制计数器

1．按计数进制分

二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。

十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。

任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。二进制计数器是结构最简单的计数器，但应用很广。2．按数字的变化规律

加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。

减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。

加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。

也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。

3．按计数器中触发器翻转是否同步分异步计数器：计数脉冲只加到局部触发器的时钟脉冲输入端上，而其它触发器的触发信号那么由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。异步计数器的计数脉冲没有加到所有触发器的CP端。当计数脉冲到来时，各触发器的翻转时刻不同。分析时，要特别注意各触发器翻转所对应的有效时钟条件。异步二进制计数器是计数器中最根本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。一、异步二进制计数器1．异步二进制加法计数器

必须满足二进制加法原那么：逢二进一〔1+1=10，即Q由1→0时有进位。〕组成二进制加法计数器时，各触发器应当满足：①每输入一个计数脉冲，触发器应当翻转一次〔即用T′触发器〕；②当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。3位异步二进制加法计数器〔1〕JK触发器构成的3位异步二进制加法计数器〔用CP脉冲下降沿触发〕①电路组成②工作原理③计数器的状态转换表3位二进制加法计数器状态转换表④时序图3位二进制加法计数器的时序图⑤状态转换图3位二进制加法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向⑥结论如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。如果计数脉冲CP的频率为f0，那么Q0输出波形的频率为1/2f0，Q1输出波形的频率为1/4f0，Q2输出波形的频率为1/8f0。这说明计数器除具有计数功能外，还具有分频的功能。由D触发器构成的3位异步二进制加法计数器(a)电路图〔b〕时序图〔2〕由D触发器构成的3位异步二进制加法计数器〔用CP脉冲上升沿触发〕2．异步二进制减法计数器必须满足二进制数的减法运算规那么：0-1不够减，应向相邻高位借位，即10-1＝1。组成二进制减法计数器时，各触发器应当满足：①每输入一个计数脉冲，触发器应当翻转一次〔即用T′触发器〕；②当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。3位异步二进制减法计数器(a)逻辑图(b)时序图〔1〕JK触发器组成的3位异步二进制减法计数器〔用CP脉冲下降沿触发〕。3位二进制减法计数器状态表

3位异步二进制减法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向由D触发器构成的3位异步二进制减法计数器

〔2〕D触发器构成的3位异步二进制减法计数器〔用CP脉冲上升沿触发〕。异步二进制计数器的构成方法可以归纳为：①N位异步二进制计数器由N个计数型〔T′〕触发器组成。②假设采用下降沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出假设采用上升沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出

N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。异步二进制计数器的优点：电路较为简单。缺点：进位〔或借位〕信号是逐级传送的，工作频率不能太高；状态逐级翻转，存在中间过渡状态。

状态从111→000的过程？二、同步二进制计数器

同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。

1．同步二进制加法计数器〔1〕设计思想：①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。②应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位进位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。〔2〕当低位全1时再加1，那么低位向高位进位。1＋1＝1011＋1＝100111＋1＝10001111＋1＝10000……可得到T的表达式为：T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q04位二进制加法计数器的状态转换表CP顺序Q3

Q2

Q1

Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位同步二进制加法计数器的时序图4位同步二进制加法计数器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q02．同步二进制减法计数器〔1〕设计思想：①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。②应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位借位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。〔2〕触发器的翻转条件是：当低位触发器的Q端全1时再减1，那么低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111……可得到T的表达式为：

4位二进制减法计数器的状态转换表CP顺序Q3

Q2

Q1

Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600003．同步二进制可逆计数器将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。4位同步二进制可逆计数器S为加／减控制端S=1时，加法计数S=0时，减法计数想一想二进制计数器学习目标：了解异步二进制计数器的特点了解同步二进制计数器的特点掌握二进制计数器功能的分析和描述方法了解二进制计数器的分析步骤任务：二进制计数器的分析与应用难点：计数器的应用谢谢欣赏！内容重组学一学二进制计数器异步二进制计数器〔加法、减法〕同步二进制计数器〔加法、减法、可逆〕学一学任意进制计数器异步计数器〔加法、减法〕同步计数器〔加法、减法、可逆〕学一学中规模集成计数器及其应用异步2—5—10进制计数器74LS290同步四位二进制计数器74LS161计数器的应用实例计数器的应用实例一、异步计数器二、

同步计数器学一学任意进制计数器

任意进制计数器学习目标：了解任意进制计数器的特点了解任意进制计数器的特点掌握任意进制计数器构成与设计了解任意进制计数器的分析步骤任务：任意进制计数器的分析与应用难点：计数器的应用

任意进制计数器是指计数器的模N不等于2n的计数器。任意进制计数器在异步二进制计数器的根底上，通过脉冲反响或阻塞反响来实现。一、异步计数器1．脉冲反响式〔以10进制计数器为例〕①设计思想：通过反响线和门电路来控制二进制计数器中各触发器的RD端，以消去多余状态〔无效状态〕构成任意进制计数器。②实现10进制计数器的工作原理：4位二进制加法计数器从0000到1001计数。当第十个计数脉冲CP到来后，计数器变为1010状态瞬间，要求计数器返回到0000。显然，1010状态存在的时间极短〔通常只有10ns左右〕，可以认为实际出现的计数状态只有0000~1001，所以该电路实现了十进制计数功能。当计数器变为0000状态后，RD又迅速由0变为1状态，清零信号消失，可以重新开始计数。可令RD=Q1Q3，当1010状态时Q1、Q3同时为1，RD=0，使各触发器置0。CP顺序Q3

Q2

Q1

Q0等效十进制数0000001000112001023001134010045010156011067011178100089100191000000③状态转换表

十进制加法计数器状态转换表短暂过渡状态1010

④状态转换图

十进制加法计数器状态转换图10个稳定状态短暂过渡状态1010⑤逻辑电路图

异步十进制加法计数器取状态1010异步置0⑥时序图

异步十进制加法计数器时序图00000000十进制2．阻塞反响式〔以10进制计数器为例〕①设计思想：通过反响线和门电路来控制二进制计数器中某些触发器的输入端，以消去多余状态〔无效状态〕来构成任意进制计数器。②逻辑电路图阻塞反响式异步十进制加法计数器CP3=Q1

进位信号C=Q3Q0

J3=Q2Q1

J1=Q3

③实现10进制计数器的计数原理：由于J1=Q3=1，计数器从0000状态到0111状态的计数，其过程与二进制加法计数器完全相同当计数器为0111状态时，由于J1=1、J3=Q2Q1=1，假设第八个CP计数脉冲到来，使Q0、Q1、Q2均由1变为0，Q3由0变为1，计数器的状态变为1000；第九个CP计数脉冲到来后，计数器的状态变为1001，同时进位端C=Q0Q3=1；第十个CP计数脉冲到来后，因为此时J1=Q3=0，从Q0送出的负脉冲〔Q0由1变为0时〕不能使触发器F1翻转；但是，由于J3=Q2Q1=0、K3=1，Q0能直接触发F3，使Q3由1变为0，计数器的状态变为0000，从而使计数器跳过1010~1111六个状态直接复位到0000状态。此时，进位端C由1变为0，向高位计数器发出进位信号。可见，该电路实现了十进制加法计数器的功能。CP顺序Q3

Q2

Q1

Q0C等效十进制数000000010001012001002300110340100045010105601100670111078100008910011910000000④状态转换表

十进制加法计数器状态转换表进位信号C=Q3Q0

J3=Q2Q1

CP3=Q1

J1=Q3

二、同步计数器

分析步骤：〔1〕写驱动方程和输出方程。〔2〕将驱动方程代入触发器的特性方程，求出电路的状态方程〔Qn+1表达式〕。〔3〕画出相应的Qn+1卡诺图，然后画计数器的状态卡诺图。〔4〕列计数器的状态转换表，并画状态转换图和时序图。〔5〕说明计数器的逻辑功能。下面介绍同步计数器的分析方法。计数器的分析：根据给定的逻辑电路图，分析计数器状态和它的输出在输入信号和时钟信号作用下的变化规律。

⑤状态转换图

异步十进制加法计数器状态转换图10个有效状态构成计数环能自启动⑥说明：六种无效状态六种无效状态自启动是指假设计数器由于某种原因进入无效状态后，在连续时钟脉冲作用下，能自动从无效状态进入到有效计数状态。同步计数器电路

例1：试分析以下图所示计数器的逻辑功能。解：〔1〕根据给定的逻辑图写出驱动方程和输出方程J=?K=?〔驱动方程〕Y=?〔输出方程〕解：〔1〕根据给定的逻辑图写出驱动方程和输出方程〔2〕将驱动方程代入JK触发器的特性方程，可以得到各触发器的状态方程〔3〕填Qn+1卡诺图及计数器的状态卡诺图计数器的状态卡诺图〔a〕Q2n+1卡诺图〔b〕Q1n+1卡诺图〔c〕Q0n+1卡诺图〔d〕计数器的状态卡诺图〔4〕列出状态转换表

例1电路的状态转换表Qn3

Qn2

Qn1Q2n+1

Q1n+1

Q0n+1Y000001000101000100110011100010010101011100110000111100010000010画状态转换图

例1

电路的状态转换图

能自启动7个有效状态构成计数环画时序图〔即工作波形图〕

例1电路的时序图

〔5〕说明计数器的逻辑功能是一个同步七进制加法计数器，Y为进位脉冲，能够自启动。

想一想任意进制计数器学习目标：了解任意进制计数器的特点了解任意进制计数器的特点掌握任意进制计数器构成与设计了解任意进制计数器的分析步骤任务：任意进制计数器的分析与应用难点：计数器的应用谢谢欣赏！内容重组学一学二进制计数器异步二进制计数器〔加法、减法〕同步二进制计数器〔加法、减法、可逆〕学一学任意进制计数器异步计数器〔加法、减法〕同步计数器〔加法、减法、可逆〕学一学中规模集成计数器及其应用异步2—5—10进制计数器74LS290同步四位二进制计数器74LS161计数器的应用实例计数器的应用实例学一学中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用1.

74LS290的外引脚图、逻辑符号及逻辑功能中规模集成计数器及其应用2.根本工作方式3.

应用举例

一、

异步2—5—10进制计数器74LS290表5-11局部常用集成计数器一、异步2—5—10进制计数器74LS290返回1.74LS290的外引脚图、逻辑符号及逻辑功能74LS2902－5－10进制计数器(a)外引脚图(b)逻辑符号输出CP输入异步置数

74LS290功能表CP1-Q3Q2Q1

5进制

CP0-Q02进制

CP下降沿有效

2．根本工作方式〔1〕二进制计数〔2〕五进制计数〔3〕8421码十进制计数〔4〕5421码十进制计数2．根本工作方式〔1〕二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器计数顺序计数器状态CP0Q0001120返回2．根本工作方式〔2〕五进制计数：将计数脉冲由CP1输入，由Q3、Q2、Q1输出五进制计数器计数顺序计数器状态CP1Q3Q2Q10000100120103011410050002．根本工作方式〔3〕8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入8421BCD码十进制计数器计数计

数

器

状

态顺序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二进制五进制2．根本工作方式〔4〕5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入5421BCD码十进制计数器计数计

数

器

状

态顺序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000五进制二进制附：用级联〔相当于串行进位〕法实现N进制计数器的方法〔异步〕。讨论：级联法实现更大容量计数器时，计数器的顺序如何？这样构成的N进制计数器的计数状态将保存M1进制计数器的特点。返回用S0，S1，S2…，SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。

N进制计数器的计数工作状态应为N个：S0，S1，S2…，SN-1在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置0信号，送给异步置0端，使计数器立刻置0，即实现了N进制计数。

〔1〕利用脉冲反响法获得N进制计数器3．应用举例课堂讨论：异步置0时状态SN出现的时间有多久？时间极短〔通常只有10ns左右〕①构成七进制计数器七进制计数器

先构成8421BCD码的10进制计数器；再用脉冲反响法，令R0B＝Q2Q1Q0实现。当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0110七进制计数。②构成六进制计数器六进制计数器先构成8421BCD码的10进制计数器；再用脉冲反响法，令R0A＝Q2、R0B＝Q1。当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现0000～0101六进制计数。计数器的级联是将多个集成计数器〔如M1进制、M2进制〕串接起来，以获得计数容量更大的N〔=M1×M2〕进制计数器。一般集成计数器都设有级联用的输入端和输出端。异步计数器实现的方法：低位的进位信号→高位的CP端①先用级联法②再用脉冲反响法〔2〕构成大容量计数器例：利用两片74LS290构成23进制加法计数器。74LS290构成二十三进制计数器先将两片接成8421BCD码十进制的CT74LS290级联组成10×10=100进制异步加法计数器。00100011再将状态“00100011〞通过反响与门输出至异步置0端，从而实现23进制计数器。10进制计数器的进位信号？1001→0000时Q3有下降沿想一想中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用谢谢欣赏！1.

74LS161的逻辑功能学一学中规模集成计数器及其应用2.

应用举例二、

同步四位二进制计数器74LS161学一学中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用二、

同步四位二进制计数器74LS1611.74LS161的逻辑功能74LS161的外引线图

状态输出74LS161的逻辑符号并行输入CP输入

74LS161的功能表

CP上升沿有效

异步清0功能最优先同步并行置数CO=Q3Q2Q1Q0CTT74LS161的时序图返回〔1〕同步二进制加法计数2．应用举例实现四位二进制加法计数〔2〕构成16以内的任意进制加法计数器：①设计思想：利用脉冲反响法用S0，S1，S2…，SM…SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。SM可以为S0，但需小于SN。对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SM～SN-1计数。

对于同步置数：在输入第N－1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态SM，从而实现SM～SN-1计数。②分析74LS161的置数功能：③反响信号的拾取可利用与非门拾取状态SN或SN－1可利用进位输出CO拾取状态1111

十进制计数器的计数状态顺序表

④电路举例〔以十进制计数器为例〕74LS161构成十进制计数器改变D3D2D1

D0的状态，可以实现其它进制计数。令D3D2D1

D0＝0110利用进位输出CO取状态1111

实现十进制计数〔0110到1111〕用74LS161构成从0开始计数的十进制计数器改变与非门的输入信号，可以实现其它进制计数。令D3D2D1

D0＝0000利用与非门拾取状态1001可实现从0开始计数的十进制计数〔0000到1001〕用74LS161构成从0开始计数的十进制计数器改变与非门的输入信号，可以实现其它进制计数。利用与非门拾取状态1010实现十进制计数〔0000到1001〕〔3〕利用多片74LS161实现大容量计数①先用级联法计数器的级联是将多个集成计数器〔如M1进制、M2进制〕串接起来，以获得计数容量更大的N〔=M1×M2〕进制计数器。一般集成计数器都设有级联用的输入端和输出端。同步计数器实现的方法：低位的进位信号→高位的保持功能控制端〔相当于触发器的T端〕有进位时，高位计数功能T＝1；无进位时，高位保持功能T＝0。用两片CT74LS161级联成16×16进制同步加法计数器

低位片高位片在计到1111以前，CO1＝0，高位片保持原状态不变在计到1111时，CO1＝1，高位片在下一个CP加一②再用脉冲反响法例：用两片74LS161级联成五十进制计数器00100011实现从00000000到00110001的50进制计数器十进制数50对应的二进制数为00110010想一想中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用谢谢欣赏！1.

构成分频器

学一学中规模集成计数器及其应用2.

组成数字钟计数显示电路

三、

计数器的应用实例三、

计数器的应用实例返回1.构成分频器

分频器可用来降低信号的频率，是数字系统中常用的电路。

分频器的输入信号频率fI与输出信号频率fO之比称为分频比N。N进制计数器可实现N分频器。

程序分频器是指分频比N随输入置数的变化而改变的分频器。用集成计数器实现的程序分频器，在通信、雷达和自动控制系统中被广泛应用。具有并行置数功能的计数器都可以构成程序分频器。

程序分频器〔分频比N为1~256〕CC4516为可逆4位二进制计数器

接成减法计数器〔U/D＝0〕当高、低位计数器均减为0时001分频器的输出信号fO

改变预置数的值，可以改变分频比。当前置数值S7S6S5S4S3S2S1S0为10000011，那么该程序分频器的分频比N=？132＝8×16＋3＋1

2．组成数字钟计数显示电路

通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。数字钟“秒〞计数、译码、显示电路个位十进制×十位六进制＝六十进制加法计数器进位信号BCD-七段显示译码器7448，输出为高电平有效。选共阴型数码管BS201。想一想中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用谢谢欣赏！学一学中规模时序逻辑电路的分析一、

MSI时序逻辑电路的分析步骤二、

分析举例返回一、

MSI时序逻辑电路的分析步骤可以采用与分析MSI组合逻辑电路类似的划分功能块方法。划分的功能块既有组合逻辑电路功能块，又有时序逻辑电路功能块。如有必要，在对整个电路进行整体功能分析时，可以画出电路的工作波形。分析MSI时序逻辑电路的流程图逻辑电路图划分功能块分析各块功能分析整体功能〔1〕将电路按功能划分成3个功能块二、

分析举例

例2分析图5-43所示电路的逻辑功能。设输出逻辑变量R、Y、G分别为红、黄和绿灯的控制信号，时钟脉冲CP的周期为10S。

计数器译码器门电路〔2〕分析各功能块电路的逻辑功能8进制计数器反码输出的数据分配电路输出译码电路返回例2电路的工作波形〔3〕分析总体逻辑功能,画出电路的工作波形。在CP作用下，计数器循环计数，输出信号R持续30S，Y持续10S，G持续30S，Y持续10S，周而复始。总体电路逻辑功能为交通灯控制电路。

该电路只是原理性的，与实用的电路有较大差距。实际的交通灯，黄灯〔Y〕通常只亮1～2秒，而红灯〔R〕和绿灯〔G〕通常要亮60秒左右，故其控制电路要复杂一些。读者可自行设计实际的交通灯控制电路。想一想中规模集成计数器及其应用学习目标：掌握用中规模集成计数器构成N进制〔任意进制〕计数器的方法。74LS29074LS161任务：用中规模集成计数器构成N进制〔任意进制〕计数器难点：集成计数器的应用谢谢欣赏！工程4：电子钟表的设计与制作学习情境1时序逻辑电路的分析与设计任务时序逻辑电路的分析与设计学习情境2计数器与存放器任务1计数器的分析与应用任务2存放器的分析与应用学习情境3电子钟表的设计与制作任务1电子钟表的设计与调试任务2电子钟表的制作任务2存放器的分析与应用学习目标：了解存放器的特点掌握各种类型存放器功能的分析和描述方法了解各类存放器的分析步骤任务：存放器的分析与应用难点：存放器的应用时序逻辑电路三、存放器的应用实例一、数码存放器二、移位存放器存放器1.存放器通常分为两大类：存放器数码存放器：存储二进制数码、运算结果或指令等信息的电路。移位存放器：不但可存放数码，而且在移位脉冲作用下，存放器中的数码可根据需要向左或向右移位。2.组成：触发器和门电路。一个触发器能存放一位二进制数码；

N个触发器可以存放N位二进制数码。3.存放器应用举例：(1)运算中存贮数码、运算结果。(2)计算机的CPU由运算器、控制器、译码器、存放器组成，其中就有数据存放器、指令存放器、一般存放器。4.存放器与存储器有何区别?存放器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。〔类似于宾馆的贵重物品存放、超级市场的存包处。〕存储器存放大量的数据，因此最重要的要求是存储容量。〔类似于仓库〕数码存放器具有接收、存放、输出和去除数码的功能。在接收指令〔在计算机中称为写指令〕控制下，将数据送入存放器存放；需要时可在输出指令〔读出指令〕控制下，将数据由存放器输出。一、数码存放器单拍工作方式的数码存放器1．由D触发器构成的数码存放器〔1〕电路组成CP：接收脉冲〔控制信号输入端)输出端

数码输入端

〔2〕工作原理当CP↑时，触发器更新状态，Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。单拍工作方式：不需去除原有数据，只要CP↑一到达，新的数据就会存入。常用4D型触发器74LS175、6D型触发器74LS174、8D型触发器74LS374或MSI器件等实现。2．由D型锁存器构成的数码存放器〔1〕锁存器的工作原理

锁存器

送数脉冲CP为锁存控制信号输入端，即使能信号〔电平信号〕。工作过程：①当CP=0时，Q=D，电路接收输入数据；即当使能信号到来〔不锁存数据〕时，输出端的信号随输入信号变化；②当CP=1时，D数据输入不影响电路的状态，电路锁定原来的数据。即当使能信号结束后〔锁存〕，数据被锁住，输出状态保持不变。〔2〕集成数码锁存器74LS3738D型锁存器74LS373(a)外引脚图(b)逻辑符号8D型锁存器74LS373功能表

二、移位存放器移位存放器除了具有存储数码的功能外，还具有移位功能。移位功能：存放器中所存数据，可以在移位脉冲作用下逐位左移或右移。在数字电路系统中，由于运算〔如二进制的乘除法〕的需要，常常要求实现移位功能。4位右移位存放器1．单向移位存放器单向移位存放器，是指仅具有左移功能或右移功能的移位存放器。〔1〕右移位存放器①电路组成串行输入同步时序逻辑电路②工作过程将数码1101右移串行输入给存放器〔串行输入是指逐位依次输入〕。在接收数码前，从输入端输入一个负脉冲把各触发器置为0状态〔称为清零〕。③状态表

表5-24位右移位存放器状态表CP顺序输

入DSR输

出Q0Q1Q2Q301000011100020110031011040101150010160001070000180000